- Tình trạng thiếu hụt này không phải do thiếu silicon mà do thiếu năng lực đóng gói tiên tiến dùng để ghép silicon lại với nhau, yếu tố rất quan trọng trong quá trình lắp ráp chip
- Chủ tịch TSMC, Mark Liu, cho biết công ty chỉ có thể đáp ứng khoảng 80% nhu cầu đối với công nghệ đóng gói "chip-on-wafer-on-substrate (CoWoS)" của mình
- Công nghệ đóng gói CoWoS hiện được dùng cho những con chip tiên tiến nhất trên thị trường, đặc biệt là các chip phụ thuộc vào bộ nhớ băng thông cao (HBM), vốn rất phù hợp cho tác vụ AI
- Tình trạng thiếu hụt này ảnh hưởng đến các GPU cao cấp nhất của Nvidia như A100 và H100, cũng như dòng bộ tăng tốc Instinct MI300 sắp ra mắt của AMD sử dụng công nghệ đóng gói CoWoS
- TSMC gần đây đã công bố kế hoạch mở rộng năng lực đóng gói tiên tiến thông qua một cơ sở trị giá 3 tỷ USD tại Đài Loan
- Khi năng lực CoWoS bổ sung đi vào hoạt động, tình trạng thiếu chip được kỳ vọng sẽ giảm bớt, điều này dự kiến sẽ diễn ra trong khoảng một năm rưỡi tới
- Samsung sử dụng các công nghệ đóng gói khác như I-Cube và H-Cube cho đóng gói 2.5D, cùng X-Cube cho đóng gói 3D
- Intel cũng đóng gói nhiều chiplet lại với nhau trên card GPU Max Ponte Vecchio, nhưng không phụ thuộc vào công nghệ CoWoS
- Chipzilla đã tự phát triển một công nghệ đóng gói tiên tiến có tên embedded multi-die interconnect bridge (EMIB) cho 2.5D
1 bình luận
Ý kiến trên Hacker News