Cách xây dựng một Fab bán dẫn trị giá 20 tỷ USD

 (construction-physics.com)
2 điểm bởi GN⁺ 2024-05-05 | 1 bình luận | Chia sẻ qua WhatsApp
  • Bán dẫn đã kéo chi phí trên mỗi transistor xuống mức cực thấp, nhưng chi phí xây dựng Fab để tạo ra chúng đã tăng lên hơn 10–20 tỷ USD, trở thành nút thắt của chuỗi cung ứng AI, di động và điện toán
  • Sản xuất chip là quá trình lặp lại tạo lớp, patterning, doping và xử lý nhiệt trên wafer silicon để chồng các linh kiện FEOL và đường nối kim loại BEOL; các tiến trình tiên tiến có thể cần hơn 80 mask và hàng nghìn bước
  • Fab hiện đại là một hệ thống khổng lồ kết hợp cleanroom, sub-fab, không gian interstitial và các cơ sở hỗ trợ bên ngoài, phải kiểm soát đồng thời hạt bụi, rung động, điện, khí và nước siêu tinh khiết
  • 70–80% chi phí của một Fab mới nằm ở thiết bị quy trình; thiết bị lithography như ASML EUV có giá hàng trăm triệu USD mỗi máy, và riêng lithography được ước tính chiếm khoảng 20% tổng chi phí
  • Khi node quy trình tiến bộ, giá thiết bị, số lượng mask và yêu cầu tự động hóa đều tăng, khiến gánh nặng này tập trung sản xuất tiên tiến vào một số ít doanh nghiệp như TSMC, Samsung, Intel và mô hình fabless-foundry

Transistor rẻ đi nhưng Fab đắt lên

  • Bán dẫn đã trở thành nền tảng cho sự phát triển của PC, Internet, điện thoại di động và AI; GPU đóng vai trò quan trọng trong tiến bộ của công nghệ AI nhờ khả năng thực hiện các phép toán ma trận quy mô lớn
  • Theo Moore’s Law, transistor đã nhỏ hơn và rẻ hơn
    • Năm 1954, radio transistor TR-1 dùng 4 transistor, giá mỗi transistor là 2,50 USD, tương đương 29,03 USD theo giá năm 2024
    • AMD Ryzen 9 7950X3D chứa 9,9 tỷ transistor và được bán với giá 650 USD, tức khoảng 0,000000066 USD cho mỗi transistor
    • Từ thập niên 1950, chi phí transistor đã giảm xuống còn khoảng 1/300 triệu
  • Ngược lại, chi phí cơ sở sản xuất đã tăng vọt
    • Cuối thập niên 1960 đến đầu thập niên 1970, một Fab có giá khoảng 4 triệu USD, tương đương khoảng 31 triệu USD theo giá năm 2024
    • Fab hiện đại có thể vượt 10–20 tỷ USD
    • Hai Fab của Intel tại Arizona dự kiến mỗi Fab 15 tỷ USD, còn Fab của Samsung tại Taylor, Texas dự kiến 25 tỷ USD
  • Moore’s Second Law hay Rock’s Law ghi nhận quan sát rằng chi phí Fab bán dẫn tăng gấp đôi sau mỗi 4 năm
  • Cấu trúc chip hiện đại có bề rộng khoảng 50nm, tương đương khoảng 1/2000 bề rộng sợi tóc người
    • Vật liệu được bố trí thành các lớp dày chỉ vài nguyên tử
    • Một hạt bụi, một dao động điện áp rất nhỏ, hay một chút nhiễm bẩn cũng có thể dẫn đến lỗi sản xuất
    • Các điều kiện này phải được duy trì không phải trong phòng thí nghiệm, mà trong nhà máy sản xuất hàng trăm triệu chip mỗi năm

Chip được tạo bằng cách chồng các lớp FEOL và BEOL

  • Chip máy tính là một cấu trúc gồm nhiều lớp
  • Ở vùng bên dưới, FEOL(front end of line) có các linh kiện dựa trên silicon như transistor, capacitor, resistor và diode
  • Ở vùng bên trên, BEOL(back end of line) là các lớp đường nối kim loại siêu nhỏ kết nối các linh kiện
    • Tiến trình hiện tại của Intel gồm 15 lớp đường nối kim loại
    • Các lớp khác nhau được ngăn cách bằng dielectric, một vật liệu cách điện
    • Kết nối giữa các lớp được thực hiện qua các lỗ gọi là via
  • Chip được chế tạo bằng cách liên tục thêm vật liệu lên wafer silicon có độ tinh khiết cao, loại bỏ một phần, rồi lại thêm hoặc chỉnh sửa vật liệu
  • Phương pháp sản xuất này là quy trình phẳng(planar process) do Jean Hoerni của Fairchild Semiconductor phát minh năm 1959, giúp mạch tích hợp và công nghệ máy tính hiện đại trở thành hiện thực

Bốn quy trình cốt lõi

  • Tạo lớp

    • Tạo lớp(layering) là quy trình thêm một lớp vật liệu rất mỏng lên bề mặt wafer
    • Độ dày lớp có thể mỏng dưới 1nm, tức khoảng 1/100.000 độ dày sợi tóc người
    • Vật liệu cách điện, dẫn điện và bán dẫn được dùng tùy theo bước quy trình
    • Các phương pháp chính gồm oxy hóa nhiệt, lắng đọng hơi hóa học(CVD) và sputtering
    • Lắng đọng lớp nguyên tử hiện đại cung cấp độ chính xác đủ để xếp từng lớp nguyên tử

  • Patterning

    • Patterning(patterning) là quy trình khắc một mẫu cụ thể lên wafer và loại bỏ có chọn lọc vật liệu ở những phần cần thiết
    • Bán dẫn hiện đại sử dụng photolithography
    • Wafer được phủ photoresist là vật liệu nhạy sáng, rồi chiếu ánh sáng ở bước sóng nhất định qua mask đã khắc pattern
    • Stepper hoặc scanner di chuyển mask trên wafer để phơi sáng hàng trăm vùng chip
    • Sau khi phơi sáng, photoresist được develop, rồi vật liệu lộ ra được loại bỏ bằng wet etching hoặc dry etching
    • Wet etching dùng hóa chất lỏng như axit fluorhydric, còn dry etching dùng khí như fluor đã được plasma hóa

  • Doping

    • Doping(doping) là quy trình đưa một lượng cực nhỏ tạp chất vào vật liệu bán dẫn để thay đổi độ dẫn điện
    • Khi đưa nguyên tố nhóm V như phosphorus hoặc arsenic vào silicon, ta tạo ra bán dẫn loại n có nhiều electron tự do
    • Khi đưa nguyên tố nhóm III như boron vào, ta tạo ra bán dẫn loại p có nhiều lỗ trống
    • Bố trí silicon loại p và loại n hợp lý có thể tạo ra các linh kiện như transistor
    • Ban đầu phương pháp khuếch tán được dùng chủ yếu, nhưng ngày nay doping chủ yếu được thực hiện bằng cấy ion

  • Xử lý nhiệt

    • Xử lý nhiệt là quy trình làm nóng hoặc làm lạnh wafer để đạt được đặc tính vật liệu mong muốn
    • Cấy ion gây tổn hại cấu trúc tinh thể silicon, và rapid thermal annealing sẽ phục hồi cấu trúc này
    • Đèn nhiệt làm nóng wafer lên hơn 1.000 độ trong vài giây rồi làm nguội chậm để phục hồi cấu trúc tinh thể
    • Trong lithography, nhiệt cũng được dùng để nung và làm cứng photoresist dạng lỏng

Các quy trình phụ trợ làm tăng độ phức tạp

  • CMP(chemical mechanical polishing) làm phẳng bề mặt wafer để giảm chênh lệch độ cao bề mặt tích lũy trong quá trình chồng nhiều lớp
    • Cũng được dùng khi lấp đầy các lỗ tạo bằng etching bằng vật liệu rồi đánh bóng loại bỏ phần vật liệu phía trên
  • Làm sạch được lặp lại để ngăn lỗi chip do hạt siêu nhỏ
    • Trong Fab hiện đại, wafer có thể được làm sạch hơn 200 lần trong quá trình sản xuất
    • Dung môi và nước siêu tinh khiết được sử dụng
  • Đo lường(metrology) đo wafer tại nhiều điểm trong quy trình để kiểm tra lỗi sản xuất hoặc khuyết tật
  • Các mạch tích hợp ban đầu có thể được làm với 5–10 mask và vài chục bước quy trình, nhưng chip tiên tiến hiện đại có thể cần hơn 80 mask và hàng nghìn bước quy trình riêng lẻ
  • Wafer sau khi hoàn tất quy trình sẽ chuyển sang giai đoạn lắp ráp và đóng gói
    • Wafer được cắt thành các chip riêng lẻ
    • Chip được kết nối với dây dẫn hoặc chip khác
    • Chip được bọc bằng lớp phủ bảo vệ
    • Đóng gói có thể được thực hiện bên trong Fab hoặc tại cơ sở riêng

Sản xuất ở cấp nanomet đòi hỏi kiểm soát cực đoan

  • Sản xuất thông thường có một mức dung sai nhất định, nhưng trong sản xuất bán dẫn, dung sai gần như biến mất
  • Để tạo transistor kích thước vài nm, cần độ chính xác cao hơn sản xuất truyền thống hàng trăm nghìn lần
  • Một hạt siêu nhỏ có thể làm chập kết nối và phá hỏng toàn bộ chip; chỉ vài nguyên tử nằm sai vị trí cũng có thể làm hỏng một bước quy trình
  • Trong nghiên cứu bán dẫn của Bell Labs những năm 1940, từng có trường hợp xác định rằng một lượng cực nhỏ nguyên tử đồng, do nhà nghiên cứu chạm vào tay nắm cửa bằng đồng rồi truyền qua tay, là nguyên nhân làm hỏng vật liệu
  • Intel phát hiện rằng ngay cả thay đổi nhỏ ở thiết bị cũng có thể làm giảm yield của Fab mới trong nhiều tháng hoặc nhiều năm
    • Để ngăn điều này, họ áp dụng quy trình Copy EXACTLY!
    • Fab mới được làm giống Fab hiện có nhất có thể, thậm chí khớp cả màu và thương hiệu sơn tường

Cấu trúc cơ bản của Fab hiện đại

  • Fab bán dẫn hiện đại thường gồm bốn cấp
    • Cleanroom, nơi quy trình thực sự diễn ra
    • Sub-fab bên dưới cleanroom
    • Không gian interstitial phía trên cleanroom, nơi có quạt và bộ lọc để tuần hoàn không khí
    • Các cơ sở hỗ trợ bên ngoài
  • Trong cleanroom đặt các thiết bị quy trình như thiết bị lithography ASML EUV, thiết bị lắng đọng hơi hóa học, máy cấy ion, wet bench để làm sạch và etching
  • Nhà sản xuất thiết bị gồm một số ít công ty chuyên môn như ASML, Lam Research, Applied Materials và Tokyo Electron
  • Thiết bị quy trình chính có thể có giá 5–10 triệu USD, một số vượt 100 triệu USD
  • Thiết bị photolithography tiên tiến nhất của ASML có giá gần 400 triệu USD
  • Fab logic hiện đại có thể sản xuất 40.000–50.000 wafer mỗi tháng, còn Fab bộ nhớ có thể sản xuất tới 120.000 wafer mỗi tháng
  • Để đạt sản lượng như vậy, có thể cần hơn 1.000 thiết bị quy trình

Cleanroom và logistics tự động

  • Fab bán dẫn thường được xây dựng dưới dạng cleanroom Class 10 hoặc Class 100
    • Mỗi 1ft³ không khí chỉ được phép có tối đa 10 hoặc 100 hạt có kích thước từ 0,5 micron trở lên
    • Nhà ở thông thường có khoảng 500.000 hạt trên mỗi 1ft³
    • Phòng mổ ở mức khoảng 100.000 hạt
  • Bộ lọc HEPA hoặc ULPA trên trần cleanroom đẩy không khí xuống dưới, thu hồi qua sàn vào sub-fab rồi tuần hoàn lại
  • Cleanroom duy trì áp suất dương so với bên ngoài để ngăn hạt bên ngoài xâm nhập
  • Không khí được thay hàng trăm lần mỗi giờ, nhiều hơn rất nhiều so với 5–10 lần mỗi giờ ở văn phòng thông thường
  • Cleanroom của Fab lớn có thể rộng hơn 500.000–1.000.000 ft², khiến hệ thống HVAC cũng trở nên khổng lồ
  • Thay vì làm toàn bộ cleanroom sạch ở mức cực đoan, nhà sản xuất cô lập mạnh hơn khu vực xung quanh wafer
    • Wafer di chuyển trong pod kín gọi là FOUP(front opening unified pod)
    • Bản thân thiết bị quy trình cũng tạo thành môi trường mini khép kín
    • Một Fab của TSMC xử lý wafer trong môi trường mini Class 0.1 bên trong cleanroom Class 100
  • FOUP di chuyển giữa các thiết bị quy trình bằng hệ thống logistics tự động trên ray trần
    • Một số Fab cũ dùng xe dẫn hướng tự động chạy trên sàn
    • Một wafer có thể mất vài tháng để đi qua toàn bộ quy trình
    • Tại bất kỳ thời điểm nào cũng có hàng chục nghìn wafer ở nhiều giai đoạn khác nhau của quy trình sản xuất
    • Wafer có thể di chuyển nhiều dặm trong quá trình sản xuất
  • FOUP đang lưu kho có thể được purge bằng nitrogen để ngăn nhiễm bẩn

Nhà máy kiểm soát cả rung động, điện từ và điện năng

  • Thiết bị quy trình rất nhạy với rung động, và tiếng ồn lớn cũng có thể ảnh hưởng tiêu cực đến quy trình sản xuất
  • Fab thường được xây ở nơi cách xa các nguồn rung bên ngoài như sân bay, đường sắt và đường cao tốc đông đúc
  • Trong một trường hợp, một lỗ thông gió cách tòa nhà Fab 400ft là nguyên nhân gây rung không thể chấp nhận được trên sàn cleanroom
  • Fab phải hấp thụ năng lượng cơ học gấp 100 lần và luồng không khí gấp 50 lần so với tòa nhà thông thường, đồng thời duy trì rung động thấp hơn nhiều bậc độ lớn so với mức con người có thể cảm nhận
  • Sàn cleanroom thường được xây bằng waffle slab bê tông sâu, dày 2–4ft
    • Được đỡ bằng các cột dày đặc để tăng độ cứng
    • Trên đó lắp sàn nâng kim loại cho đường ống và cáp
    • Thiết bị quy trình có thể được đặt trên bệ riêng để tránh rung động từ bước chân của công nhân
  • Thiết bị nhạy cảm như máy lithography có thể yêu cầu bộ giảm rung chủ động
  • Ở khu vực có hoạt động địa chấn, có thể dùng damper chống động đất hoặc nền móng đặc biệt để tách tòa nhà khỏi đất xung quanh
  • Các nguồn nhiễu khác cũng là đối tượng kiểm soát
    • Khu vực lithography dùng đèn vàng đặc biệt để tránh làm lộ sáng photoresist
    • Vật liệu chống tĩnh điện được dùng để ngăn tích tụ điện tích
    • Cần che chắn thiết bị và giảm thiểu nguồn EMF để giảm nhiễu điện từ
    • Máy phát điện dự phòng và bộ nguồn liên tục được dùng để ứng phó mất điện
    • Nhiệt độ và độ ẩm phải được duy trì trong phạm vi hẹp
    • Che chắn RF cho mục đích bảo mật có thể được thiết kế

Sub-fab và cơ sở tiện ích

  • Sub-fab là tầng cơ sở bên dưới cleanroom, hỗ trợ thiết bị quy trình
  • Thiết bị lithography EUV cần laser CO₂ và bơm chân không ở tầng dưới, ngoài thân thiết bị trong cleanroom
  • Máy cấy ion và thiết bị sputtering cũng cần chân không; Fab lớn có thể có hàng nghìn bơm chân không
  • Fab dùng nhiều hóa chất và khí có độ tinh khiết cao
    • Nitrogen được dùng để purge và làm sạch FOUP cũng như thiết bị quy trình
    • Oxygen được dùng trong lò oxy hóa và thiết bị abatement
    • Argon được dùng trong phản ứng plasma
    • Hydrogen được dùng để làm sạch thiết bị EUV
  • Một số hóa chất yêu cầu độ tinh khiết 99,9999999%
  • Đường ống rất lớn và phức tạp; một số ống có thể đạt đường kính 10ft
  • Chất độc hại và nguy hiểm cần được xử lý đặc biệt
    • Phosphine và arsine là các chất cực độc dùng trong doping
    • Silane được dùng trong một số quy trình CVD và có thể tự bốc cháy khi tiếp xúc với không khí
    • Chlorine trifluoride dùng để làm sạch buồng CVD có độ phản ứng cao đến mức có thể đốt cháy cả cát ướt
  • Cần nhiều hệ thống xả riêng để xử lý khí thải
    • Tách riêng để phụ phẩm, đặc biệt là ammonia, không phản ứng với nhau
    • Thiết bị abatement và scrubber loại bỏ chất độc hại
  • Sub-fab cũng bố trí tủ điện, transformer, quạt, air handler, chiller, RF generator, bộ trao đổi nhiệt, v.v.
  • Đường ống và thiết bị cũng phải đáp ứng tiêu chuẩn nghiêm ngặt hơn nhiều so với sản xuất thông thường
    • Thép không gỉ và lớp phủ Teflon được sử dụng
    • Bên trong đường ống được electropolish để giảm phát sinh hạt và tích tụ chất nhiễm bẩn
    • Orbital welding được dùng để giảm rò rỉ và nhiễm bẩn
    • Thiết bị và vật liệu có thể được sản xuất trong cleanroom, đóng gói hai lớp bằng túi nhựa rồi vận chuyển tới công trường

Nước, khí, điện và quy mô xây dựng

  • Để đưa thiết bị quy trình cỡ lớn vào cleanroom, cần thang máy công nghiệp có thể nâng hàng chục nghìn pound
  • Fab logic lớn có thể dùng 50.000 m³ nitrogen mỗi giờ, nên có thể đặt tại chỗ cơ sở tách khí để sản xuất nitrogen, oxygen và argon
  • Làm sạch wafer và CMP cần lượng lớn nước siêu tinh khiết
    • Fab lớn có thể dùng hàng triệu gallon nước siêu tinh khiết mỗi ngày
    • Mức này tương đương lượng nước một thành phố 50.000 dân sử dụng
    • Sản xuất nước siêu tinh khiết cần cơ sở chuyên dụng riêng
  • Fab lớn có thể cần khoảng 100MW điện, tương đương khoảng 10% công suất của một lò phản ứng hạt nhân lớn
  • Đã có trường hợp Fab bị hủy hoặc chuyển địa điểm vì công ty tiện ích địa phương không thể bảo đảm nguồn điện và nước
  • Để duy trì điều kiện quy trình, hàng chục nghìn cảm biến được dùng để giám sát mức hạt, áp suất, mức tạp chất, v.v.
  • Fab lớn có thể có cleanroom rộng hàng trăm nghìn ft² và khu đất rộng hàng trăm acre
  • Xây dựng cần hàng chục nghìn tấn thép kết cấu và hàng trăm nghìn yd³ bê tông
    • Intel cho biết Fab của họ dùng lượng bê tông gấp đôi Burj Khalifa và lượng kim loại gấp năm lần Eiffel Tower
  • Xây dựng cần hàng nghìn nhân lực được đào tạo chuyên biệt
    • Fab Magdeburg của Intel dự kiến cần hơn 9.300 người vào thời điểm cao điểm
    • Fab Arizona của TSMC dùng 12.000 người
  • Công nhân phải tuân thủ giao thức clean construction
    • Sử dụng thiết bị loại bỏ khói hàn
    • Có trường hợp các mép cắt tại công trường được sơn epoxy để ngăn phát sinh hạt
    • Đường ống và thiết bị cơ khí có thể được chế tạo sẵn ngoài công trường rồi lắp đặt

Lắp đặt thiết bị và tăng yield

  • Khi đạt đến giai đoạn blow down, tức cleanroom có thể duy trì áp suất dương, việc lắp đặt thiết bị quy trình bắt đầu
  • Thiết bị có thể đến thành nhiều phần và được lắp ráp cẩn thận trong thời gian dài
  • Thiết bị EUV cao cấp của ASML được vận chuyển bằng 40 container hàng hóa, 20 xe tải và 3 máy bay chở hàng
  • Thiết bị quy trình rất nhạy; nếu bị rơi hoặc va chạm, có thể gây chậm trễ và chi phí sửa chữa hàng triệu USD
  • Sau khi lắp đặt thiết bị, Fab có thể mất 6 tháng đến 1 năm ramp-up để đạt yield quy trình chấp nhận được
  • Dù có quy mô và độ phức tạp lớn, Fab thường được xây trong khoảng 2–4 năm
  • Ở Mỹ, xây dựng Fab có xu hướng chậm và đắt hơn các khu vực khác
    • Thời gian xây Fab tại Mỹ tăng từ mức trung bình hơn 650 ngày một chút trong thập niên 1990 lên hơn 900 ngày trung bình trong thập niên 2010
    • Các nước châu Á ở mức khoảng 600–700 ngày
    • Quy trình thẩm định môi trường nghiêm ngặt hơn được xem là một phần nguyên nhân
    • Fab tại Mỹ đắt hơn 30% theo Intel, và có thể đắt hơn tới 4 lần theo TSMC
    • Mức chi phí gấp 4 lần có khả năng chỉ nói đến phần cơ sở; trong trường hợp đó tổng chi phí Fab cao hơn khoảng 60–90%

Cơ cấu chi phí chuyển sang lấy thiết bị làm trung tâm

  • 70–80% chi phí của một Fab mới nằm ở thiết bị quy trình
  • Chi phí nâng cấp Fab hiện có lên node quy trình tiên tiến hơn cũng có thể chiếm phần đáng kể so với chi phí xây một Fab hoàn toàn mới
  • Giữa thập niên 1980, Fab DRAM có chi phí cơ sở và chi phí thiết bị gần tương đương, nhưng đến cuối thập niên 1990, thiết bị chiếm phần lớn chi phí
  • Chi phí xây dựng cơ sở được chia thành các hạng mục như kết cấu, hoàn thiện, công tác mặt bằng, hệ thống dịch vụ và cơ khí
  • Khác với nhà ở riêng lẻ, Fab có tỷ trọng cơ khí, điện và dịch vụ rất lớn
    • Do cơ sở nước siêu tinh khiết, nhiều hệ thống xả và HVAC cỡ lớn, hạng mục dịch vụ chiếm khoảng 2/3 chi phí cơ sở của Fab mới
    • Với nhà ở riêng lẻ, tỷ trọng này dưới 20%
  • Trong chi phí thiết bị, hạng mục lớn nhất thường là thiết bị lithography
    • Tiếp theo là thiết bị lắng đọng, thiết bị làm sạch và etching
    • Thiết bị lithography được ước tính chiếm khoảng 20% chi phí Fab mới
    • Điều này có nghĩa chi phí thiết bị lithography có thể ngang với toàn bộ chi phí cơ sở Fab

Mỗi lần node quy trình thay đổi, chi phí lại tăng

  • Fab bán dẫn hiện đại có chi phí tăng khoảng 30% cho mỗi node quy trình mới
  • Động lực chi phí đầu tiên là thiết bị đắt hơn
    • Thiết bị lithography ASML EUV đắt hơn rất nhiều so với thiết bị DUV mà nó thay thế
  • Động lực chi phí thứ hai là nhiều mask và bước quy trình hơn
    • Transistor càng nhỏ, số lớp đường nối kim loại càng tăng
    • FinFET đòi hỏi nhiều bước tạo lớp hơn so với transistor đơn giản trước đây
  • EUV từng có lúc đảo ngược xu hướng này
    • Nó cho phép thực hiện bằng một mask những tác vụ trước đây cần hai mask trở lên, qua đó giảm số bước quy trình
  • Nếu một sản phẩm có số bước sản xuất gấp đôi mà vẫn muốn cùng sản lượng, cũng cần số thiết bị gấp đôi
  • Kích thước wafer tăng cũng làm chi phí tăng
    • Thập niên 1970 dùng wafer 50mm
    • Fab tiên tiến ngày nay dùng wafer 300mm
    • Chuyển đổi sang 450mm từng được lên kế hoạch nhưng không được thực hiện
  • Chuyển đổi sang wafer 300mm làm tăng mạnh việc sử dụng thiết bị logistics tự động
    • Vì wafer đặt trong FOUP quá nặng để con người trực tiếp vận chuyển
    • Logistics tự động đòi hỏi kết cấu lớn hơn và trần cleanroom cao hơn

Ngành được tái cấu trúc theo mô hình fabless-foundry

  • Khi Fab còn rẻ, nhà sản xuất chip có thể sở hữu Fab của riêng mình
  • Khi chi phí Fab tăng, gánh nặng vận hành cơ sở sản xuất tiên tiến lớn hơn, và số nhà sản xuất có sản lượng đủ lớn để phân bổ chi phí giảm đi
  • Quy mô hiệu quả của Fab wafer 150mm là khoảng 10.000 wafer mỗi tháng, nhưng Fab wafer logic 300mm đã tăng lên 40.000 wafer mỗi tháng
  • Fab wafer bộ nhớ còn lớn hơn, ở quy mô 120.000 wafer mỗi tháng
  • Hiện chỉ còn một số ít doanh nghiệp như TSMC, Samsung và Intel muốn vận hành các node tiên tiến
  • Mô hình fabless, trong đó các công ty như Apple và Nvidia thiết kế chip còn foundry như TSMC sản xuất, đã lan rộng
  • Foundry gom đơn hàng từ nhiều công ty chip để đạt quy mô đủ gánh Fab tiên tiến

Fab là cơ sở sản xuất hàng loạt ở cấp nguyên tử

  • Gigafab hiện đại sản xuất hàng trăm triệu chip mỗi năm, mỗi chip chứa hàng chục tỷ transistor
  • Sản xuất bán dẫn phải thao tác lượng vật chất khổng lồ ở cấp nguyên tử một cách lặp lại và đáng tin cậy, 24 giờ mỗi ngày, 365 ngày mỗi năm
  • Chi phí Fab phát sinh tại điểm giao nhau giữa quy mô của nhà máy sản xuất hàng loạt và độ chính xác gần như khó tưởng tượng

Bài viết liên quan

1 bình luận

 
GN⁺ 2024-05-05
Các ý kiến trên Hacker News

  • Trên đường đi làm, tôi nghe Marketplace do Kai Ryssdal của NPR/KQED dẫn trong vài ngày; chủ đề gần đây là CHIPS and Science Act và các nhà máy bán dẫn mới mà TSMC và Intel đang xây ở Phoenix, Arizona
    Có lẽ phải mất vài năm nữa các nhà máy đang xây mới đi vào sản xuất, nhưng một hệ sinh thái đang được hình thành, từ công trường hiện tại đến đào tạo nhân lực tương lai và các doanh nghiệp xung quanh để hỗ trợ những nhà máy khổng lồ này
    Nguồn tài trợ từ CHIPS Act không chỉ nhằm kéo các cơ sở sản xuất về, mà còn là then chốt để Mỹ khôi phục ở quy mô cần thiết những năng lực đã mất, xét từ góc độ kinh tế và an ninh quốc gia
    Nếu quan tâm, có thể nghe chương trình đó dưới dạng podcast: https://www.npr.org/podcasts/381444600/marketplace

    • TSMC đã chuyển nhiều kỹ sư từ Taiwan đến Phoenix, và một khu làng với chỗ ở, trường học, thậm chí cả cửa hàng thực phẩm dân tộc đã được dựng lên từ đầu
      Thật thú vị khi xem dòng chảy này sẽ tạo ra tác động văn hóa và kinh tế nào lên Phoenix trong vài năm tới
    • Đây là thứ gọi là ngoại tác tích cực
      Vì vậy, outsourcing đã gây thiệt hại lớn hơn nhiều so với những gì từng được hứa hẹn, và reshoring cũng có thể tạo ra nhiều việc làm hơn dự kiến rất nhiều
      Tuy nhiên, như các chính trị gia vẫn thường làm, họ làm điều đúng nhưng xử lý sai cách, nên hiện tại có vẻ kết quả cuối cùng nhiều khả năng sẽ gần với stagflation
    • Tôi thắc mắc Intel có mua thiết bị ASML EUV cho việc mở rộng ở Arizona không
      Có vẻ Intel đang bỏ qua ASML EUV hoàn toàn, và nếu vậy tôi không hiểu làm sao họ có thể đạt yield ổn ở 7nm~5nm
      Cũng không có vẻ sẽ đến từ High-NA, và thứ đó trông giống một sự phân tán chú ý ngắn hạn hơn
    • “Các doanh nghiệp phụ trợ” cụ thể là gì nhỉ? Ví dụ có phải là trường học cho gia đình công nhân không, tôi tò mò

  • Để so sánh, chi phí xây dựng World Trade Center là 2 tỷ USD
    Tôi đã làm trong ngành bán dẫn 35 năm, và đây là một trong những bài viết dành cho người phổ thông hay nhất mà tôi từng thấy về những gì cần có trong sản xuất chip
    Bài viết cân bằng hoàn hảo giữa giải thích và hình minh họa mà không đơn giản hóa quá mức

    • Tôi cũng nghĩ vậy
      Luận án tiến sĩ của tôi thuộc lĩnh vực gần với SiC, và nếu khi đó có phần giải thích nhập môn như thế này thì chắc tôi đã bắt kịp nhanh hơn nhiều

  • Bài viết thật sự thú vị
    Nó khiến tôi một lần nữa kinh ngạc về mức độ phát triển của con người; khi chơi Angry Birds trên iPhone, ta rất dễ quên lượng nghiên cứu, tài nguyên và tri thức chuyên môn hóa khổng lồ đã làm nên thế giới công nghệ hiện đại
    Nếu muốn tìm hiểu sâu hơn về lịch sử ngành bán dẫn và các thế lưỡng nan hiện nay, tôi cũng rất khuyến nghị Chip War của Chris Miller

  • Hơi liên quan, có một video về một học sinh trung học tự làm fab bán dẫn “ngân sách thấp” trong gara của bố mẹ
    https://youtube.com/watch?v=IS5ycm7VfXg
    Video rất thú vị, nhưng tôi hơi tiếc là cậu ấy không đẩy ý tưởng đó đi xa hơn
    Tôi thật sự muốn thấy cảnh làm thứ như 6502 tại nhà

  • Phần này đặc biệt nổi bật với tôi: hiện chỉ có rất ít công ty như TSMC, Samsung, Intel muốn vận hành các node tiên tiến nhất, và ngành đã chuyển sang mô hình fabless, trong đó Apple hay Nvidia thiết kế chip còn các foundry như TSMC sản xuất
    Khi gom đơn hàng từ nhiều công ty chip, foundry có thể tạo được quy mô đủ để gánh một fab tiên tiến nhất
    Tôi tự hỏi về dài hạn liệu huấn luyện AI có trở nên tương tự không, và tôi nghĩ ngay cả ngày nay điều đó cũng đã đúng một phần

    • Nó đã thành như vậy rồi
      Chi phí huấn luyện GPT đã tăng theo cấp số nhân qua từng mô hình, và nằm trong phạm vi hàng triệu USD
      Có lý do chính đáng khi các đối thủ mới nhất của GPT-4 là Meta hoặc Google

  • Bài viết thú vị
    “Định luật Moore thứ hai”, hay định luật Rock, cho rằng chi phí fab bán dẫn tăng gấp đôi mỗi 4 năm; nếu điều này tiếp tục đúng, trong vòng 30 năm chi phí cho một fab đơn lẻ sẽ vượt 3 nghìn tỷ USD
    Nghĩa là rốt cuộc chỉ riêng lý do kinh tế cũng sẽ tạo ra một trần cứng cho việc cải tiến node

    • Sam Altman gần đây đã cố huy động 7 nghìn tỷ USD cho chip, nên có lẽ ông ấy đang muốn đi trước đường cong đó
    • Thú vị là phép tính này khá chính xác
      30 năm trước vốn hóa thị trường của Microsoft vào khoảng 20 tỷ USD, còn hiện nay là 3 nghìn tỷ USD
      Nếu điều tương tự xảy ra lần nữa thì cũng chẳng lạ chút nào

  • Vì công việc, tôi đã đến nhiều công trường xây dựng lớn
    Khi nghe “đây là một dự án 40 triệu USD” và nhìn thấy vô số công nhân, thiết bị, vật liệu đang vận hành, bạn sẽ nghĩ: hóa ra 40 triệu USD chuyển động trông là như thế này

    • Một phần đáng kể số tiền đó đi vào giấy phép, hành chính và bảo hiểm
      Thứ bạn thực sự thấy có khả năng chỉ là khoảng 10 triệu~20 triệu USD chưa bị bộ máy quan liêu hút mất thành công

  • Computer History Museum đã thực hiện một cuộc phỏng vấn lịch sử truyền miệng với Morris Chang, nhà sáng lập TSMC, vào năm 2007
    Chang kể về cuộc đời mình, từ Trung Quốc đại lục sang Taiwan, rồi du học và đi làm ở Mỹ; ông bị từ chối khi nộp đơn tiến sĩ MIT nhưng may mắn bước vào một ngành đang tăng trưởng nhanh
    Sau khi tích lũy đủ tài sản, hiểu biết ngành và mạng lưới quan hệ, ông trở về Taiwan lập TSMC, và phần sau đó là lịch sử nhiều người đã biết
    Ông cũng so sánh phong cách kỹ thuật giữa châu Á và Mỹ: theo ông, kỹ sư châu Á có xu hướng hệ thống hơn, học nhiều hơn và trật tự hơn, trong khi kỹ sư Mỹ sáng tạo hơn nhưng kém hệ thống và kém trật tự hơn
    Đồng thời, ông cũng nói rằng các nhóm sáng tạo và các nhóm có hệ thống có thể bổ trợ cho nhau
    https://archive.computerhistory.org/resources/access/text/2013/05/102658129-05-01-acc.pdf

  • Một câu hỏi hơi liên quan: tôi thắc mắc Intel có mua thiết bị EUV từ ASML không
    Ý tôi là thiết bị EUV thông thường, không phải thiết bị High-NA
    Tôi không tìm thấy câu trả lời trên mạng, nhưng fab mới ở Ireland có vẻ nằm trong phạm vi EUV thông thường

    • Ai cũng buộc phải mua từ ASML, và dù muốn cũng phải xếp hàng chờ
      Do độ phức tạp và chi phí áp đảo, gần như không có khả năng xuất hiện đối thủ cạnh tranh thực tế
      Một fab trị giá hàng chục tỷ USD cũng sẽ không muốn thử nghiệm với thiết bị của một công ty mới
    • Không có nơi nào khác để mua thiết bị EUV
      ASML là nhà cung cấp duy nhất trên thế giới
      Fab 34 ở Ireland đã nhận thiết bị ASML EUV đầu tiên cách đây 2 năm
      Thiết bị High-NA EUV có lẽ sẽ không được đưa vào thế hệ fab này, và chiếc đầu tiên đã được giao đến fab phát triển của Intel vài tháng trước

  • Bước 1: kiếm 20 tỷ USD
    Bước 2: xây một fab bán dẫn trị giá 20 tỷ USD
    https://knowyourmeme.com/memes/how-to-draw-an-owl