XiangShan – Bộ vi xử lý RISC-V hiệu năng cao mã nguồn mở

 (github.com/OpenXiangShan)
2 điểm bởi GN⁺ 2025-01-04 | 1 bình luận | Chia sẻ qua WhatsApp

  • Giới thiệu dự án XiangShan

    • XiangShan là một dự án mã nguồn mở để phát triển bộ vi xử lý RISC-V hiệu năng cao, do Viện Công nghệ Tính toán của Viện Hàn lâm Khoa học Trung Quốc và Viện nghiên cứu Fengqing đang triển khai.
    • Dự án này phát triển và sử dụng nhiều công cụ nhằm tăng tốc quá trình phát triển chip thông qua phương pháp Agile.

  • Tài liệu và slide

    • XiangShan-doc là kho tài liệu chính thức, bao gồm thông số thiết kế, slide kỹ thuật và hướng dẫn.
    • Tài liệu kiến trúc vi mô đã được công bố, chi tiết có thể xem tại XiangShan-doc.

  • Ấn phẩm

    • Bài báo trình bày tại MICRO năm 2022 giới thiệu việc phát triển bộ vi xử lý RISC-V hiệu năng cao của XiangShan sử dụng phương pháp Agile.
    • Bài báo này đã giành được mọi huy hiệu về tính khả dụng, tính năng và tính tái hiện.

  • Kiến trúc

    • Kiến trúc vi mô đầu tiên ổn định của XiangShan là Yanqihu, kiến trúc thứ hai là Nanhu.
    • Phiên bản đang phát triển hiện tại là Kunminghu, được thực hiện trên nhánh master.

  • Tổng quan thư mục con

    • Các thư mục chính bao gồm tệp thiết kế, thiết bị ảo, lớp bao SoC, module cấp cao, mã tiện ích và mã thiết kế chính.
    • Ngoài ra còn có script, đơn vị xử lý số thực, bộ đệm L2/L3, khung mô phỏng song song, và hình ảnh mô phỏng đã được dựng sẵn.

  • Hỗ trợ IDE

    • Lệnh make bsp hỗ trợ BSP.
    • Lệnh make idea hỗ trợ IDEA.

  • Tạo mã Verilog

    • Có thể tạo mã Verilog bằng lệnh make verilog; tệp đầu ra là build/XSTop.v.

  • Chạy chương trình và mô phỏng

    • Thiết lập biến môi trường, cài đặt mill, clone dự án và chạy make init để khởi tạo các submodule.
    • Cài đặt Verilator và dùng lệnh make emu để biên dịch trình mô phỏng C++ rồi chạy.

  • Hướng dẫn khắc phục lỗi

    • Tài liệu XiangShan lấy cảm hứng từ nhiều bài báo nghiên cứu quan trọng và hy vọng sẽ tiếp tục có thêm nhiều đột phá học thuật trong tương lai.

Bài viết liên quan

1 bình luận

 
GN⁺ 2025-01-04
Ý kiến từ Hacker News

  • Có thể chạy mô phỏng bằng Dockerfile. Cần 64GB RAM và đã giải quyết bằng cách dùng 16GB RAM cộng thêm 48GB swap.

    • Có thể có vài bước không cần thiết, nhưng cách này đã hoạt động.

  • Dự án này thú vị vì kết hợp tốt các mối quan tâm mới.

    • Cảm thấy đồng cảm với người dùng không nói tiếng Anh và nhận ra người dùng tiếng Anh không cần “vốn văn hoá”.
    • Một registry định nghĩa theo kiểu "DefinitelyTyped" có vẻ hữu ích.

  • Danh sách lệnh kết hợp có một vài điểm bất ngờ.

    • Việc dự đoán nhảy ngắn theo phong cách SiFive không được nhắc tới.

  • Dự án này thú vị như một dự án học thuật.

    • Có một blog hai tuần một lần, một phần trong đó được viết bằng tiếng Anh.

  • Cũng thú vị khi xem thêm một dự án khác dùng Chisel.

    • Có vẻ như Verilog và VHDL đang ở thời điểm thay đổi.

  • Có một sản phẩm thương mại sử dụng kiến trúc "Nanhu" của XiangShan.

    • Dù chưa ra mắt, nhưng nó rất thú vị.

  • Tò mò không biết "hiệu năng cao" ở đây nghĩa là gì.

    • Hiệu năng của RISC-V khá thất vọng so với ARM hoặc Loongarch.

  • Tò mò về chiến lược mở nguồn.

  • Chúc mừng vì công việc tuyệt vời.

  • Ấn tượng về việc Trung Quốc đang đạt được nhiều tiến bộ trong AI, robot và vi xử lý, và đang mở nguồn rất nhiều thứ.