Nios V - bộ xử lý RISC-V của Intel
(intel.com)-
Bộ xử lý mềm thế hệ tiếp theo dựa trên FPGA của Intel sử dụng ISA RISC-V (Instruction Set Architecture) mã nguồn mở
-
RISC-V: dựa trên RV32IA
→ hiệu năng cao, pipeline 5 giai đoạn
-
Dự kiến sẽ ra mắt các bộ xử lý đa dụng / lớp ứng dụng / có khả năng chạy Linux dựa trên Nios V
-
Hỗ trợ mô-đun gỡ lỗi JTAG
-
Hệ sinh thái mã nguồn mở + giấy phép miễn phí
-
Hỗ trợ phát triển trên Intel® Quartus® Prime Pro Edition Software v21.3
4 bình luận
Nếu là RISC-V dựa trên FPGA thì có vẻ đang đến gần một thế giới mà ngay cả phần cứng CPU cũng có thể được nâng cấp. Có lẽ cũng sẽ có thể phân tích các assembly ít được dùng theo từng kiểu sử dụng của người dùng, rồi động tăng hoặc giảm số lượng lõi liên quan đến các phép toán được dùng thường xuyên.
Lý do điều này rất đáng chú ý là khi dùng giả lập, do assembly và kiến trúc của từng CPU khác nhau nên phải trải qua quá trình chuyển đổi, vì vậy trong nhiều trường hợp chắc chắn sẽ tiêu tốn nhiều tài nguyên hơn bản gốc. Nhưng nếu có thể tự thiết kế, thì về mặt lý thuyết có thể gộp cả x64 và ARM64 trên một bộ xử lý duy nhất, nhờ đó khi dùng trình giả lập Android ARM thì mức suy giảm hiệu năng gần như biến mất. Hiệu suất trên điện năng cũng được cải thiện nữa.
Có vẻ sẽ có thêm một lõi riêng gắn vào để tái thiết kế RISC-V.
M1 báo hiệu sự trỗi dậy của RISC-V https://vi.news.hada.io/topic?id=3447
Apple đang tuyển lập trình viên RISC-V https://vi.news.hada.io/topic?id=4949
MIPS từ bỏ kiến trúc riêng và chuyển sang RISC-V https://vi.news.hada.io/topic?id=3859
SiFive công bố bộ xử lý RISC-V hiệu năng cao https://vi.news.hada.io/topic?id=4545