Radar nén xung 6 GHz tự chế

 (hforsten.com)
2 điểm bởi GN⁺ 2024-04-05 | 2 bình luận | Chia sẻ qua WhatsApp
  • Dựa trên kinh nghiệm tự chế radar FMCW trước đây, đây là bài ghi lại quá trình chế tạo radar nén xung băng tần 6 GHz chỉ bằng linh kiện giá rẻ và xử lý tín hiệu số tốc độ cao
  • Kết hợp FPGA Zynq 7020, ADC 12-bit 250 MHz, DAC 14-bit 500 MHz và cấu trúc thu phát IQ zero-IF để hỗ trợ phát dạng sóng tùy ý và xử lý nén xung
  • Độ khó triển khai tập trung vào các ràng buộc số tốc độ cao và RF như bộ lọc ADC/DAC, định tuyến DDR3, giao tiếp LVDS, Ethernet 1 Gbps, đồng bộ xung nhịp, lọc nguồn, chuyển mạch thu/phát và hiệu chỉnh rò LO
  • Trong đo thực tế, hệ thống đạt độ phân giải khoảng cách khoảng 1 m với băng thông 150 MHz, phát hiện xe ven đường ở khoảng 400~450 m; theo tính toán, tầm phát hiện tối đa với mục tiêu có diện tích phản xạ radar 1 m² vào khoảng 1 km
  • Hoàn thiện với 2 PCB sản xuất/lắp ráp giá 330 USD và linh kiện Digikey tự hàn giá 225 EUR; tác giả cho rằng khó tìm được radar nén xung thương mại hoặc SDR có băng thông RF tương tự trong cùng tầm giá

Vì sao làm radar nén xung thay vì FMCW

  • Radar FMCW, nếu tách riêng anten phát và anten thu, không cần chuyển mạch; tín hiệu thu có thể được trộn với tín hiệu phát để hạ xuống tần số thấp, nên dễ triển khai ngay cả với ADC tốc độ thấp
  • Các radar cỡ lớn chủ yếu dùng radar xung
    • Có thể dùng chung một anten cho cả phát và thu
    • Khi dùng công suất phát lớn, ít phải lo vấn đề bão hòa bộ thu hơn so với FMCW
    • Có thể phát xung thường xuyên hơn, nên độ dịch Doppler không mơ hồ tối đa lớn hơn khi đo tốc độ mục tiêu nhanh
  • Đổi lại, radar xung có ràng buộc triển khai lớn hơn nhiều
    • Nếu chuyển đổi thu/phát mất 1 µs thì sẽ bỏ lỡ phản xạ từ mục tiêu ở khoảng cách 150 m
    • Nếu dùng chung một anten, khoảng cách phát hiện tối thiểu có thể lên tới vài trăm mét
    • Vì phải lấy mẫu toàn bộ băng thông RF của xung phát, có thể cần ADC từ vài trăm MHz hoặc trên 1 GHz
  • Mục tiêu là radar nén xung hỗ trợ dạng sóng tùy ý, không chỉ dừng ở quét tần số tuyến tính
    • Để làm được điều này cần DAC và ADC có sample rate đủ cao

Kiến trúc tổng thể và xử lý tín hiệu

  • Radar có cấu trúc tương tự SDR, gồm 2 anten thu được ghép kênh theo thời gian và một khối phát
    • Khối phát dùng chung với một trong các anten thu
    • Kênh thu thứ hai rẻ vì chỉ cần thêm switch, LNA và đầu nối SMA; đồng thời vẫn để ngỏ khả năng dùng chế độ FMCW
  • TX và RX dùng cấu trúc zero-IF
    • Đây không phải lựa chọn tốt nhất về hiệu năng, nhưng là lựa chọn rẻ nhất
    • Đầu ra mixer không chỉ có tín hiệu mong muốn mà còn có rò LO và tín hiệu ảnh
    • Trong zero-IF, các thành phần không mong muốn chồng lên tín hiệu, nên khó loại bỏ bằng bộ lọc cố định
  • Một số tính không lý tưởng có thể giảm bằng hiệu chỉnh số
    • Có thể hiệu chỉnh tính không lý tưởng của mixer bằng tiền méo đầu ra DAC để làm sạch tín hiệu phát
    • Đầu ra bộ thu cũng có thể được hiệu chỉnh số nếu đặc trưng hóa đủ chính xác
  • DAC xuất tín hiệu IQ phức, và mixer IQ điều chế tín hiệu này lên tần số LO rồi phát qua anten
    • IQ phức biểu diễn được cả tần số dương và âm ở baseband
    • Sau khi phát, switch T/R chuyển sang chế độ thu và bộ thu lấy mẫu tín hiệu phản xạ
  • Vị trí mục tiêu được suy ra bằng tính tương quan giữa tín hiệu phát và tín hiệu thu
    • Triển khai thực tế dùng FFT thay vì tích chập trực tiếp trong miền thời gian
    • Ở thời điểm có mục tiêu, tương quan giữa tín hiệu thu và phát lớn; nếu không có mục tiêu thì nhỏ
  • Sidelobe được kiểm soát bằng hàm cửa sổ
    • Nhân hàm cửa sổ vào xung tham chiếu có thể điều chỉnh sidelobe của đầu ra tích chập
    • Áp dụng cửa sổ cho cả xung phát có thể hạ sidelobe hơn nữa
    • Nhược điểm là mainlobe rộng ra và độ phân giải khoảng cách giảm nhẹ
  • Tốc độ được đo bằng cách dùng biến đổi pha của tín hiệu thu qua nhiều xung
    • Nếu phát một burst xung và tính FFT theo chiều xung, khoảng cách và tốc độ được tách ra trên range-Doppler map
    • Nhiều vật thể ở cùng khoảng cách cũng có thể phân biệt nếu tốc độ khác nhau
    • Chỉ với một anten thì không có thông tin góc

Lựa chọn ADC, DAC, FPGA

  • Sample rate của ADC là tham số then chốt quyết định băng thông RF tối đa có thể thu
    • Đảm bảo băng thông ADC khó hơn việc tăng băng thông phía RF và DAC
    • Cần ADC tối thiểu 2 kênh để lấy mẫu IQ
  • ADC dùng giao tiếp JESD204B cần transceiver nối tiếp tốc độ cao của FPGA cao cấp nên không phù hợp ngân sách; lựa chọn nhanh nhất có thể nối với I/O FPGA thông thường là LVDS
  • ADC được chọn là ADS4229
    • 2 kênh, LVDS, sample rate 250 MHz
    • Giá lẻ 58 EUR
    • Cũng có ADC 8-bit 500 MHz, nhưng bị loại vì SNR thấp hơn ADC 12-bit 20 dB, trong khi tăng sample rate gấp đôi chỉ lấy lại được 3 dB SNR
  • DAC được chọn là DAC3174
    • 2 kênh, 14-bit, 500 MHz
    • Giá lẻ 33 EUR
    • Băng thông hệ thống bị giới hạn bởi ADC, nhưng phần dư băng thông của DAC giúp việc lọc dễ hơn
  • Chỉ dùng vi điều khiển thì khó xử lý timing tạo xung, quản lý dữ liệu ADC/DAC và điều khiển chuyển đổi thu/phát, nên cần FPGA
  • FPGA được chọn là Zynq 7020
    • Tích hợp CPU ARM-A9 dual-core và FPGA fabric trong cùng một package
    • Ở Trung Quốc có thể mua với giá $17, còn giá Digikey là $173
    • CPU có thể đảm nhiệm giao tiếp với PC và điều khiển
    • Thẻ SD cũng được thêm để chạy Linux, nhưng phần mềm ban đầu chạy không có OS

Bộ lọc ADC/DAC và ràng buộc băng thông

  • Trước ADC cần bộ lọc thông thấp chống aliasing
    • Với sample rate 250 MHz, tần số Nyquist là 125 MHz
    • Muốn tăng băng thông khả dụng thì phải đặt cutoff gần Nyquist, nhưng khi đó cần cutoff gắt, khiến thiết kế bộ lọc khó hơn
  • Bộ lọc ADC phải có biên độ và trễ nhóm đồng đều trong passband
    • Nếu suy hao theo tần số khác nhau, xung thu sẽ bị méo
    • Nếu chênh lệch trễ nhóm lớn, tương quan với xung tham chiếu giảm và sidelobe tăng
  • Giá trị thiết kế của bộ lọc ADC là cutoff 100 MHz và suy hao -20 dB tại Nyquist 125 MHz
    • Đến khoảng 60 MHz thì biên độ và trễ nhóm tốt
    • Trên mức đó khó cải thiện vì các ràng buộc
    • Nếu cần, có thể hiệu chỉnh đáp tuyến bộ lọc bằng số
  • DAC cũng là hệ thống lấy mẫu nên phải lọc alias ở đầu ra
    • Sample rate của DAC là 500 MHz và băng thông tín hiệu cần thiết là 100 MHz, nên thiết kế bộ lọc dễ hơn ADC
    • Alias của tín hiệu 0~100 MHz nằm trong dải 400~500 MHz
    • Theo mô phỏng, alias bị suy hao tối thiểu nhiều hơn tín hiệu 65 dB
  • Với công suất tín hiệu 30 dBm, tín hiệu ảnh có thể vào khoảng -35 dBm
    • Tác giả cho rằng mức này đủ để vận hành, nhưng với một radar đúng nghĩa, có thể cần suy hao lớn hơn để tránh phát xạ ngoài dải tần được cấp phép

Thiết kế số và luồng dữ liệu

  • Zynq SoC gồm processing system (PS) và programmable logic (PL)
    • PS là CPU ARM A9 lõi kép
    • PL là FPGA fabric
    • Hai phần này được kết nối bằng bus AXI 64-bit
  • Xung nhịp AXI được đặt ở 130 MHz
    • 1 bus AXI cho DMA ADC
    • 1 bus AXI cho DMA DAC
    • Có một bus AXI tốc độ thấp riêng để cấu hình các thanh ghi PL
  • Để kết nối nhanh với PC, tác giả chọn 1 Gbps Ethernet
    • USB 3 có thể cung cấp 5 Gbps, nhưng cần bộ thu phát USB 3 bên ngoài và thêm công sức triển khai
    • Vì xử lý số ban đầu được thực hiện trên PC, tốc độ truyền các mẫu ADC đã thu là rất quan trọng
  • DDR3 DRAM được kết nối bằng một chip đơn ở phía PS
    • Hoạt động ở 1066 MHz do giới hạn của bộ điều khiển bộ nhớ
    • Độ rộng bus là 16-bit
    • Có thể thêm chip DDR3 thứ hai để có cấu hình 32-bit, nhưng không cần thiết
  • Băng thông DDR3 nhỏ hơn tổng băng thông của DAC và ADC
    • Không thể vừa stream mẫu DAC từ DRAM vừa lưu mẫu ADC cùng lúc
    • Đặt bộ nhớ 1 MB ở phía PL và lưu các mẫu DAC tại đó
    • PC gửi các mẫu xung qua Ethernet vào DRAM, DMA chuyển chúng sang bộ nhớ PL, rồi truyền tới DAC cho từng xung
  • Bộ nhớ DAC 1 MB giới hạn độ dài xung ở 130 µs
    • Xung 130 µs tương ứng với khoảng cách phát hiện tối thiểu 20 km
    • Độ dài xung thông thường khoảng 1 µs nên là đủ
    • Cách dùng LUT giúp dễ thử nghiệm hàm cửa sổ, tiền méo và nhiều dạng sóng xung khác nhau

RF front-end và chuyển mạch thu/phát

  • Tần số hoạt động khoảng 6 GHz, tương tự các radar tự chế trước đây
    • Tác giả cho rằng đây là dải tần cao nhất có nhiều linh kiện thương mại giá rẻ nhờ các ứng dụng tiêu dùng
  • Phần RF gồm IQ modulator, IQ demodulator, PLL cho LO, power amplifier, LNA và switch
  • Bộ khuếch đại công suất được chọn là Skyworks SE5004L
    • Điểm nén 1 dB đầu ra điển hình là 2 W
    • Độ lợi 32 dB
    • Tài liệu datasheet còn thiếu và không có giá trị linh kiện ngoài, nhưng tác giả tìm được sơ đồ mạch trong tài liệu evaluation board
  • Switch T/R được chọn là MASW-007588
    • Tốc độ chuyển mạch 55 ns
    • Điểm nén 1 dB 37 dBm
    • Trong 55 ns, ánh sáng di chuyển 16,5 m
    • Có các switch chuyên dụng tốt hơn, nhưng không phù hợp ngân sách
  • Circulator cũng là một phương án thay thế nhưng không được dùng
    • Phổ biến trong radar công suất cao, có thể xử lý hàng trăm W và không gặp vấn đề về tốc độ chuyển mạch
    • Sản phẩm ở dải tần này lớn và đắt hơn nhiều so với switch đơn giản
  • Máy thu cần có sàn nhiễu RF đủ cao hơn nhiễu lượng tử hóa của ADC
    • Theo tính toán, sàn nhiễu RF tại đầu vào ADC khoảng -155 dBV/Hz
    • Sàn nhiễu ADC khoảng -156 dBV/Hz
    • Thông thường sàn nhiễu RF nên cao hơn ADC khoảng 10 dB, nhưng trong thiết kế thực tế tác giả thỏa hiệp ở mức chỉ cao hơn vài dB

Tính toán khoảng cách phát hiện tối đa

  • Tính khoảng cách phát hiện tối đa bằng phương trình radar
    • Sử dụng công suất phát, độ lợi anten, bước sóng, diện tích phản xạ radar của mục tiêu, nhiệt độ máy thu, độ dài xung, số xung, hệ số nhiễu và ngưỡng phát hiện
  • Các tham số ước tính được dùng như sau
    • Công suất phát: 30 dBm
    • Độ lợi anten: 14 dBi
    • Bước sóng: 5,2 cm
    • Diện tích phản xạ radar của mục tiêu: 1 m²
    • Nhiệt độ máy thu: 290 K
    • Độ dài xung: 1 µs
    • Số xung trong một burst: 1024
    • Hệ số nhiễu máy thu: 5 dB
    • Ngưỡng phát hiện: 15 dB
  • Kết quả tính toán cho khoảng cách phát hiện tối đa của mục tiêu có diện tích phản xạ radar 1 m² là 1200 m
  • Giá trị này có thể hơi lạc quan
    • Chưa tính suy hao cáp anten
    • Suy hao hiệu suất anten
    • Suy hao do không khớp trở kháng
    • Suy hao khí quyển
  • Dù vậy, tác giả cho rằng khoảng cách phát hiện tối đa nên ở mức khoảng 1 km
    • Ở khoảng cách tối đa, công suất thu trung bình bằng ngưỡng phát hiện tối thiểu
    • Trung bình, mục tiêu ở khoảng cách này được phát hiện với xác suất 50%
    • Công suất thu tỉ lệ nghịch với lũy thừa bậc bốn của khoảng cách, nên xác suất phát hiện giảm nhanh ở các khoảng cách xa hơn

Thiết kế PCB, DDR3, đường truyền và nguồn

  • PCB chứa cả mạch RF lẫn mạch số tốc độ cao nên cần chú ý khi routing
    • Sử dụng PCB 6 lớp
    • Vật liệu FR-4 tiêu chuẩn không lý tưởng cho RF, nhưng vì giữ RF trace rất ngắn nên tác giả cho rằng không phải vấn đề lớn
  • Bộ nhớ DDR3L hoạt động với xung nhịp 533 MHz, truyền 2 lần mỗi chu kỳ xung nhịp
    • Chuẩn DDR3L điện áp thấp 1,35 V
    • Cần khớp chiều dài trace, trở kháng đặc tính và termination
  • Tác giả mô phỏng việc có thể bỏ điện trở termination của bus địa chỉ DDR3 hay không
    • Theo tiêu chí ngưỡng, có vẻ vẫn hoạt động dù không có điện trở termination
    • Tuy nhiên xảy ra overshoot khoảng 0,7 V, vi phạm điều kiện overshoot tối đa 0,4 V trong datasheet bộ nhớ
    • Cuối cùng tác giả thêm điện trở termination cho các đường địa chỉ
  • Trong routing DDR3, tác giả dùng trace 60 ohm và điện trở termination 50 ohm
    • Trace 40 ohm có bề rộng 0,24 mm
    • Trace 60 ohm có bề rộng 0,10 mm nên cho phép bố trí dày đặc hơn
    • Điện trở 50 ohm cũng cần ở các vị trí PCB khác, giúp giảm BOM
  • Các chân enable của switch T/R và IQ modulator phải chuyển đổi rất nhanh
    • Với drive strength tối đa của FPGA, rise time đầu vào switch theo mô phỏng khoảng 400 ps
    • Trace PCB dài vài cm hoạt động như đường truyền và gây phản xạ
    • Dùng termination AC gồm điện trở 50 ohm và tụ nhỏ mắc nối tiếp để giảm phản xạ mà không gây vấn đề mức DC
  • Nguồn kết hợp switching regulator, LDO và bộ lọc ferrite bead
    • Vì nhiễu switching lớn hơn nhiều so với sàn nhiễu nhiệt của máy thu, cần lọc rất mạnh
    • Theo tính toán, trong điều kiện xấu nhất cần lọc nguồn ở mức khoảng 100 dB
    • Bộ lọc ferrite bead 2 tầng đạt suy giảm 100 dB ở 1 MHz
  • PCB có tổng cộng 9 rail nguồn
    • 1,0 V, 1,8 V, 2,5 V, 3,3 V cho digital/FPGA; 1,35 V và 0,675 V cho DDR3
    • 1,8 V, 3,3 V, 5,0 V nhiễu thấp cho analog dùng LDO và bộ lọc ferrite bead

Giao diện tốc độ cao và xung nhịp

  • ADC được kết nối với FPGA qua bus LVDS 12-bit
    • Tốc độ lấy mẫu của ADC là 250 MHz
    • Dữ liệu của hai kênh được đặt trên cạnh lên và cạnh xuống của xung nhịp
    • FPGA dùng adjustable delay line để hiệu chỉnh động thời điểm capture
  • DAC dùng giao diện LVDS 500 MHz, 14-bit
    • FPGA này không có điều chỉnh đường trễ đầu ra nên việc khớp chiều dài trace PCB rất quan trọng
    • Theo công cụ tổng hợp, có thể căn đúng timing với trace delay ±25 ps, tương đương chênh lệch chiều dài khoảng ±4 mm
  • Ethernet PHY dùng Realtek RTL8211F
    • Có thể mua linh kiện rời ở Trung Quốc với giá $1
    • Datasheet chính thức thuộc diện NDA, nhưng có thể tìm được tài liệu có dấu “Confidential” từ các reseller Trung Quốc
    • Giao diện RGMII của Zynq FPGA không đáp ứng thông số ở 3.3 V, nên nguồn phía PS được đặt thành 1.8 V
    • Vì vậy cần level shifter cho thẻ SD và UART
  • JTAG và debug UART được triển khai bằng FTDI FT2232H
    • Không dùng bộ debug JTAG chính thức của Xilinx vì giá niêm yết là $270
    • Nếu cấu hình EEPROM bằng công cụ program_ftdi của Xilinx thì Vivado sẽ nhận diện được
  • Đồng bộ xung nhịp rất quan trọng đối với hiệu năng radar
    • ADC là 250 MHz
    • DAC là 500 MHz
    • Logic FPGA cần xung nhịp thấp hơn
    • Jitter của xung nhịp 100 MHz từ PLL nội bộ FPGA được công cụ dự đoán là 130 ps peak-to-peak, trong khi bộ tạo xung nhịp ngoài khoảng 4 ps peak-to-peak
  • Phía PL dùng bộ tạo xung nhịp CDCM6208 để tạo nhiều xung nhịp 250 MHz và 500 MHz từ crystal 25 MHz
    • Các xung nhịp này được phase synchronized với nhau
    • Phía PS dùng crystal 33 MHz riêng và cần cho việc lập trình bộ tạo xung nhịp sau khi cấp nguồn
    • Các miền xung nhịp độc lập của PS và PL được xử lý bằng clock domain crossing phù hợp

Sản xuất và bring-up bo mạch

  • PCB được đặt từ một nhà sản xuất Trung Quốc, bao gồm cả lắp ráp
    • Nhận được 2 bo đã lắp ráp và 3 PCB trống
    • Một số linh kiện ít phổ biến không được dịch vụ lắp ráp cung cấp nên phải tự đặt mua và hàn
    • Trong đó có các linh kiện đắt tiền như ADC, DAC, PLL
    • FPGA có thể được lắp ráp nên tránh được việc tự hàn BGA 484-pin
  • Chất lượng PCB tốt so với giá, nhưng 1 trong 2 bo đã lắp ráp không hoạt động ngay do lỗi hàn
  • FPGA giá rẻ $15 bị che mất ngày sản xuất và lot code
    • Khác với marking trên chip của bo phát triển cùng dòng
    • Cuối cùng vẫn hoạt động, nhưng nguồn gốc vẫn là dấu hỏi
  • Các linh kiện còn lại được tự hàn bằng solder paste và hot air tool
    • Để hàn package QFN trên bo đã gắn linh kiện, cần hot air tool
  • Để giảm chi phí lắp ráp hai mặt, tất cả linh kiện được đặt ở top side
    • Ở bottom side chỉ chừa chỗ để thêm decoupling capacitor khi cần, và thực tế là không cần
  • Sau khi lập trình EEPROM của FT2232H, Zynq 7020 được nhận diện trong Vivado hardware manager, cho phép lập trình và debug FPGA

Firmware FPGA và timing

  • Logic FPGA chủ yếu đảm nhiệm việc di chuyển dữ liệu
    • Giao diện LVDS ADC/DAC
    • Timing xung để bật/tắt switch, PA, LNA, v.v. đúng lúc
    • Thanh ghi AXI để PS cấu hình PL
    • 2 DMA cho mẫu ADC/DAC
    • Giao diện SPI cho ADC, DAC, PLL và bộ tạo xung nhịp
  • Phần lớn xử lý tín hiệu được thực hiện trên PC
    • Trong tương lai, nếu thực hiện lọc số và decimation trên FPGA thì có thể giảm lượng dữ liệu gửi về PC và tăng framerate
  • LVDS receiver dựa trên Xilinx appnote xapp1017
    • Mỗi LVDS lane được nối với delay line và flip-flop
    • State machine thay đổi delay để lấy mẫu tại trung tâm data eye
    • Tự động bù sai lệch do routing PCB và độ trễ nội bộ FPGA
  • Mạch timing xung có cấu trúc counter với equality comparison cho từng sự kiện
    • Khi PS kích hoạt trigger, counter bắt đầu chạy
    • Điều khiển từng subsystem và chip ngoài ở chính xác chu kỳ xung nhịp
    • Có chức năng loop để gửi nhiều xung với repeat interval chính xác
  • Timing burst chính xác là thiết yếu cho đo tốc độ
    • Nếu có lỗi 1 chu kỳ xung nhịp 125 MHz ở trigger ADC hoặc DAC, sai số khoảng cách đo được sẽ là 1.2 m

Nhiễu bộ thu và đo công suất phát

  • Kết nối matched load vào đầu nối anten và ghi lại đầu ra ADC khi tắt bộ phát để kiểm tra nhiễu bộ thu
    • Ghi 33 ms, 8 triệu mẫu
    • Noise floor trung bình là -139 dBFs, gần với dự kiến
  • Có thể thấy nhiều tín hiệu nhiễu, lớn nhất là bội số của 25 MHz
    • Biên độ khoảng -100 dBFs
    • Tương ứng khoảng 15 µV RMS tại đầu vào ADC
    • Nguyên nhân là PLL fractional spur
  • Nếu đặt tần số đầu ra PLL thành bội số nguyên của xung nhịp tham chiếu thì spur được giảm thiểu
    • PLL reference clock là 250 MHz nhưng phase detector dùng tần số đã chia 2 là 125 MHz
    • Ở cấu hình 5.75 GHz, spur gần như biến mất
    • 5.875 GHz cũng hoạt động tốt vì gần với một bội số
  • Tần số chuyển mạch của DC/DC converter là 2.5 MHz và không xuất hiện trong phổ đầu ra
    • Lọc nguồn hoạt động đúng như thiết kế
  • Công suất phát được kiểm tra bằng power detector tích hợp trong PA
    • Đầu ra DAC được đặt ở 85% biên độ tối đa
    • Đầu ra IQ modulator dự kiến khoảng +3 dBm
    • Với gain PA 32 dB, đủ để đi vào compression
  • Detector peak voltage đo được là 1.72 V
    • Nếu ngoại suy tuyến tính đồ thị trong datasheet, công suất đầu ra khoảng 33 dBm, tức khoảng 2 W
    • Phù hợp với -1 dB compression point 34 dBm typical của PA, nên có vẻ đang ở trạng thái compression

Hiệu chuẩn và chất lượng nén xung

  • Ghi lại tín hiệu rò phát qua công tắc T/R ở trạng thái matched load
    • Dạng sóng phát là quét tần số tuyến tính băng thông 100 MHz, dài 1 µs
    • Sử dụng 0,1 biên độ tối đa của DAC
  • Dạng sóng thu trước hiệu chuẩn xuất hiện nhiều điểm không lý tưởng
    • DC offset của ADC trước xung
    • Spike do bộ phát bật lên
    • DC offset của xung do rò LO của bộ phát
    • Suy hao lớn hơn ở các tần số baseband cao
    • Mức DC sau xung do offset ADC sau xung và hoạt động high-pass của ADC filter
  • Trong pulse compression trước hiệu chuẩn, sidelobe level là -21 dBc
    • Nguyên nhân lớn nhất là rò LO của bộ phát
    • Vì bộ phát và bộ thu dùng chung LO, rò LO được down-mix thành DC ở bộ thu
  • DC offset của ADC được hiệu chuẩn bằng cách kích hoạt bộ thu khi bộ phát tắt để đo, rồi trừ đi trong các phép đo sau đó
  • Rò LO được đo bằng cách kích hoạt sweep khi DAC được đặt xuất ra 0
    • Lý tưởng thì không nên có tín hiệu phát, nhưng do rò LO nên tín hiệu ở tần số LO vẫn được phát ra
    • Điều chỉnh mức DC của tín hiệu phát để đầu vào ADC bằng 0, nhờ đó triệt rò LO
  • Sau khi hiệu chuẩn rò LO, sidelobe level cải thiện lên -36 dB
    • Cao hơn vài dB so với mức lý tưởng -42 dB
    • Do hoạt động high-pass của AC coupling capacitor, vẫn còn một đáp ứng tuyến tính dài ở mức -60 dB
  • Một cách khác để giảm vấn đề DC offset là điều chế sweep ở low-IF thay vì zero-centered
    • Dùng offset 25 MHz cho sweep 50 MHz để quét từ 0~50 MHz
    • Vấn đề DC offset do high-pass filter biến mất
    • Nhược điểm là băng thông tối đa có thể dùng giảm còn một nửa so với sweep zero-centered
  • Áp dụng Tukey window cho xung phát giúp giảm mạnh các sidelobe xa
    • Với α=0.1, pulse energy và SNR của bộ thu giảm 0,8 dB
    • Ở offset 500 ns, sidelobe level giảm khoảng 20 dB

Vấn đề rò nhiễu PA

  • Khi chuyển sang thu, công tắc T/R chuyển từ bộ phát sang bộ thu, nhưng nếu PA vẫn bật thì nhiễu đầu ra của PA sẽ rò sang bộ thu
  • Công tắc T/R chuyển mạch trong khoảng 50 ns, nhưng bật/tắt PA mất khoảng 10 µs
    • Khi dùng một anten duy nhất, thời gian chuyển PA dài này làm tăng nhiễu của bộ thu
  • Nếu đầu vào PA là nhiễu nhiệt của điện trở 50 ohm thì mức là -174 dBm/Hz; qua gain PA 32 dB và nhiễu tự thân của PA, noise floor ở đầu ra vào khoảng -135 dBm/Hz
  • Sau khi qua isolation của công tắc T/R, nhiễu PA tại đầu vào LNA được ước tính khoảng -165 dBm/Hz
    • Lớn hơn noise floor nhiệt -174 dBm/Hz, nên nếu không tắt PA thì hiệu năng bộ thu sẽ bị giới hạn
  • Trong phép đo thực tế, noise floor ADC của bộ thu nối với công tắc T/R khi PA on cao hơn 2,1 dB so với khi nối với cổng khác
    • Xét đến độ bất định của giá trị tính toán, kết quả này khớp tốt với lý thuyết
  • Nếu dùng hai anten, có thể chuyển công tắc thu thứ hai sang RX2 và tắt LNA của RX1, nhờ đó isolation được cải thiện đủ để rò PA không ảnh hưởng đến nhiễu bộ thu

Phần mềm phát hiện và theo dõi

  • Pipeline để phát hiện mục tiêu từ mẫu ADC như sau
    • Thực hiện pulse compression cho từng xung thu
    • Thực hiện FFT theo chiều số lượng xung
    • Tạo range-Doppler map với trục khoảng cách và vận tốc Doppler
  • Biên độ mỗi pixel trong range-Doppler map biểu thị công suất thu của bin khoảng cách·vận tốc tương ứng
  • Bin mục tiêu được nhận diện bằng thuật toán CFAR
    • Thay vì dùng noise floor cố định, ước tính noise floor cục bộ bằng trung bình các bin xung quanh
    • Nếu biên độ của bin đang kiểm tra lớn hơn threshold × noise floor ước tính thì đánh dấu là mục tiêu
    • Noise floor có thể thay đổi theo thời gian, sidelobe của các mục tiêu xung quanh và clutter như phản xạ mặt đất
  • False detection do sidelobe của mục tiêu lớn được loại bỏ bằng hậu xử lý
    • Nếu có mục tiêu lớn hơn nhiều trên cùng hàng hoặc cột, nó được xem là sidelobe
    • Vì biên độ phải lớn hơn các bin lân cận, chỉ vị trí peak của compressed pulse được phát hiện
  • Việc theo dõi mục tiêu dùng thư viện Python Stonesoup
    • Theo dõi vị trí, vận tốc và độ bất định của từng mục tiêu bằng Kalman filter
    • Triển khai chủ yếu dựa trên hướng dẫn StoneSoup
  • Radar đo khoảng cách và vận tốc nhưng không có thông tin góc, nên chỉ có thể tracking 1D
    • Transition model dùng constant acceleration
    • Kalman filter ước tính gia tốc từ phép đo và dự đoán vị trí tiếp theo

Kết quả đo thực tế ven đường

  • Lắp radar bên đường để đo xe cộ
    • Độ dài xung: 2 µs
    • Băng thông: 150 MHz
    • Số xung: 1024
    • Độ dài RX: 5 µs
    • Độ trễ trước xung tiếp theo: 7 µs
    • Dùng 2 anten TX/RX riêng biệt
    • Anten là horn antenna tự chế
  • Băng thông 150 MHz tương ứng với độ phân giải khoảng cách 1 m
    • Độ phân giải là khoảng cách tối thiểu để có thể tách hai mục tiêu điểm
    • Độ chính xác vị trí của một mục tiêu đơn lẻ có thể tốt hơn độ phân giải tùy theo SNR
  • Khoảng cách xung 12 µs tương ứng với pulse repetition frequency 83 kHz
    • Với RF 5,8 GHz và pulse repetition interval 12 µs, dải vận tốc không mơ hồ là -1077 m/s ~ +1077 m/s
    • Vì lớn hơn 3 lần tốc độ âm thanh, không có vấn đề mơ hồ vận tốc khi đo ô tô
  • Độ phân giải vận tốc Doppler là 2155 m/s ÷ 1024 = 2,1 m/s
    • Để hai mục tiêu ở cùng khoảng cách được tách ra, cần chênh lệch vận tốc cỡ này
    • Độ chính xác vận tốc của một mục tiêu đơn lẻ sẽ tốt hơn tùy theo SNR
  • Video 9 là kết quả đồng bộ video điện thoại với range-Doppler map
    • CFAR detection được hiển thị bằng dấu cộng màu đỏ
    • Trục Y là Doppler velocity; giá trị âm là hướng tiến lại gần radar
    • Trục X là khoảng cách
    • Đường lớn ở zero Doppler là phản xạ từ mục tiêu đứng yên
  • Với các xe ở gần, có thể dễ dàng đối chiếu hình ảnh camera với radar detection
    • Có hiện tượng shadowing, trong đó xe phía trước che khuất vật thể xa hơn
    • Radar vẫn phát hiện tốt cả những vật thể khó thấy trên camera
    • Phát hiện xe ở khoảng cách khoảng 400 m cho đến khi đường rẽ làm mất line of sight
  • Do ảnh hưởng của DC offset, có sidelobe lớn theo hướng khoảng cách
    • Điều này khiến khó phát hiện các vật nhỏ gần mục tiêu lớn
    • Xe xa nhất không phải lúc nào cũng được CFAR phát hiện do sidelobe chồng lấn
  • Video 10 là kết quả áp dụng Kalman tracker cho cùng phép đo
    • Tracker gán CFAR detection cho mục tiêu với ID riêng
    • Nếu thiếu detection của mục tiêu xa do shadowing và sidelobe, track sẽ bị mất; khi xuất hiện lại, một ID mới được gán

Thử nghiệm xung Low-IF và một ăng-ten

  • Trong thử nghiệm đường bộ thứ hai, tác giả dùng băng thông RF 75 MHz và tần số điều chế 38 MHz
    • Tần số được quét từ 0,5 MHz đến 75,5 MHz
    • Các tham số khác được giữ nguyên
  • Đúng như dự kiến, không thấy sidelobe rất rộng do DC offset gây ra
    • Độ phân giải khoảng cách kém đi còn một nửa so với trước, nhưng không gặp vấn đề khi theo dõi xe
    • Vì xe có kích thước lớn nên vẫn có thể tách được ngay cả với độ phân giải khoảng cách 2 m
  • Ban đầu, phản xạ thứ hai của xe chạy ngang qua xuất hiện với khoảng cách gấp đôi và tốc độ gấp đôi
    • Đó là đường truyền tín hiệu đi qua xe, biển báo gần đó, rồi xe trước khi quay lại radar
    • Biên độ yếu và bị trải rộng nên không được phát hiện là mục tiêu CFAR
  • Xe đạp không được phát hiện là mục tiêu
    • Tốc độ không tách đủ xa khỏi các mục tiêu đứng yên
    • Các mục tiêu đứng yên quanh low-speed target bị đưa vào phép tính noise floor của CFAR
    • Tiết diện radar nhỏ của xe đạp không đủ lớn so với noise floor đã tăng lên
  • Với mục đích sử dụng này, tần số RF cao hơn sẽ có lợi
    • Khi tăng tần số RF lên gấp đôi, Doppler velocity bin separation cũng tăng gấp đôi
    • Maximum unambiguous Doppler velocity giảm còn một nửa
    • Radar đo tốc độ của cảnh sát thường dùng dải 10–35 GHz
  • SNR của các vật thể được phát hiện ở khoảng cách này là tốt
    • Ở khoảng cách 450 m, SNR tối đa khoảng 35 dB
    • Sau 550 m không còn line of sight nên không có detection
    • Khi khoảng cách tăng gấp đôi, SNR sẽ giảm 12 dB
  • Trong thử nghiệm một ăng-ten, tác giả dùng cùng tham số với phép đo low-IF nhưng giảm độ dài xung từ 2 µs xuống 1 µs
    • Một ăng-ten được dùng bằng cách chuyển đổi giữa phát và thu
    • 1 µs tương ứng quãng đường ánh sáng đi được 300 m, nhưng vì là tín hiệu khứ hồi nên khoảng cách tối thiểu để nhận full pulse là 150 m
  • Các mục tiêu gần hơn 150 m cũng có thể được phát hiện bằng partial pulse
    • Nếu chỉ dùng partial pulse cho pulse compression thì độ phân giải khoảng cách và SNR sẽ giảm
    • Trong thiết lập này, khoảng cách phát hiện tối thiểu khoảng 40 m

Chi phí, tài liệu công khai và đánh giá cuối cùng

  • Schematic của radar đã được công khai
    • Nếu sửa đổi đôi chút, nó cũng có thể hữu ích như một SDR
    • Cũng có thể dùng làm tài liệu tham khảo cho các ứng dụng khác cần FPGA
  • Firmware và phần mềm hiện chưa được công khai
    • Tác giả vẫn chưa quyết định có công khai hay không
  • Chi phí như sau
    • Sản xuất PCB và lắp ráp 2 bo: 330 USD
    • Linh kiện Digikey tự hàn: 225 EUR, khoảng 240 USD
    • Giá đã bao gồm VAT 24% và phí vận chuyển
  • Có thể xem là không có radar nén xung thương mại tương tự trong cùng tầm giá
    • SDR có băng thông RF tương tự cũng đắt hơn nhiều
  • Radar hoàn thiện về cơ bản có cấu trúc tương tự radar cỡ lớn hiện đại
    • Sử dụng xử lý tín hiệu số
    • Hỗ trợ dạng sóng tùy ý
    • Nhờ pulse repetition frequency cao, maximum unambiguous Doppler velocity lớn
    • Do công suất đầu ra và kích thước ăng-ten nhỏ, tầm tối đa ngắn hơn radar cỡ lớn

Bài viết liên quan

2 bình luận

 
GN⁺ 2024-04-05
Ý kiến trên Hacker News

  • Làm tôi nhớ đến bài viết cũ trên cùng trang https://hforsten.com/heartbeat-detection-with-radar.html
    Tôi từng mua vài mô-đun radar Doppler 10GHz/24GHz giá rẻ trên Amazon về nghịch, và chỉ nhìn spectrogram thôi cũng có thể bắt được nhịp tim và nhịp thở khá rõ
    Các mẫu khi đó gồm video 10GHz hướng vào quạt trần https://www.youtube.com/watch?v=tIiFvByf1CQ, video hướng từ dưới bề mặt lên nơi đồng xu được búng cho rơi xuống https://www.youtube.com/watch?v=8riretP8ylE, và video hướng vào đồng xu đang quay trên bề mặt https://www.youtube.com/watch?v=5lnYvJoxRak
    Hiệu ứng lọc dạng lược sinh ra từ bề mặt quay thật sự rất hay, và mô-đun 10GHz được dùng là https://www.amazon.com/HiLetgo-Microwave-Detector-Wireless-1...

    • Tôi tò mò liệu nó có hoạt động được xuyên sau các kết cấu hay không, và muốn biết việc chĩa nó vào cơ thể mình có an toàn không

  • Hay thật. Giờ mảnh ghép cuối cùng cho hệ thống dẫn đường tên lửa dùng ở ngoại ô đã hoàn tất, có lẽ gia đình Jones khó mà qua nổi bữa tiệc khu phố năm nay
    Lần tới mong tác giả làm về radar mảng pha. Có vài hàng xóm không dọn phân chó nên tôi cần độ chính xác cao hơn

  • Công trình đáng nể. Thật kinh ngạc khi một người có thể làm được việc này, và nếu đặt lên bệ quay thì nó trở thành bộ dò radar phẳng
    Nếu thêm cả độ nghiêng nữa thì trông cũng không khác radar hàng không/thời tiết là mấy. Chi phí tính theo tiền địa phương không hề nhỏ và theo bình luận khác là 570 đô la, nhưng xét lượng thời gian bỏ vào thì cũng dễ hiểu
    Có đủ ngân sách thì dường như không có giới hạn. Tôi tò mò quân đội sẽ diễn giải thế nào nếu một máy bay quân sự bị radar 6GHz do dân thường tự chế theo dõi. Cự ly tối đa ước tính là 1200m, nhưng giả sử tăng gấp 10 lần bằng anten lớn hơn thì sao

    • Quy định về cường độ tín hiệu dựa trên ERP, nên nếu dùng anten có tính định hướng cao hơn thì việc sử dụng băng tần 6GHz có thể không còn hợp pháp nữa
    • Có nhiều cách
      Trước hết, radar trên máy bay có bộ thu và cũng nhận các xung do radar khác phát ra. Thực tế gây nhiễu radar cũng hoạt động theo cách tương tự: đổ công suất lớn vào cùng băng tần/bước sóng để lấp đầy màn hình bằng clutter
      Radar có các đặc tính như tần số, tần số lặp xung (PRF), dạng sóng nên tương đối dễ nhận diện. Các băng tần radar hoạt động đều được quản lý, và nhiều cơ quan quân sự lẫn dân sự đều phát hiện các phát xạ radar
      Một dự án DIY nhỏ như thế này không phải mối đe dọa lớn, nhưng nếu phát gần cơ sở radar, đặc biệt gần cơ sở quân sự, bạn có thể rất nhanh gặp rắc rối
      Tôi không biết ở Phần Lan thế nào, nhưng nơi tôi sống dân thường không được phép lấy dấu vân tay radar quân sự hoặc xây dựng cơ sở dữ liệu dấu vân tay. Trên thực tế chỉ quân đội mới làm được
      Ngay khi tăng công suất, thứ này sẽ nhanh chóng vượt ra ngoài phạm vi DIY. Tôi cũng muốn xem người này làm radar mảng pha. Nguồn: từng làm việc liên quan đến radar
    • Tôi không có kiến thức cụ thể, nhưng có lẽ nó sẽ không kích hoạt cảnh báo mối đe dọa nghiêm trọng
      Máy thu cảnh báo mối đe dọa quân sự là các hệ thống được tinh chỉnh rất kỹ cho môi trường đe dọa tác chiến dự kiến
    • Máy bay quân sự sẽ nhận được thông báo hoặc cảnh báo bằng giọng nói kiểu cảnh báo radar hay radar khóa mục tiêu
    • Nếu ở Mỹ, tôi nghĩ FAA hoặc FCC có thể có thẩm quyền đối với thiết bị như vậy

  • Người Phần Lan lại làm được nữa rồi. Độ sâu và phạm vi chuyên môn mà họ xử lý thật khó tin
    Họ lên kế hoạch toàn bộ, cho sản xuất ở Trung Quốc, rồi có vẻ một nửa bo mạch thực sự chạy được. Cảm giác giống như làm một ứng dụng backend+frontend trong một startup suốt một tháng rồi cầu “làm ơn chạy đi”

    • Trong phát triển phần cứng thì chuyện đó khá bình thường. Dân phần mềm sống quá dễ chịu rồi

  • Về đoạn trong bài “con FPGA 15 đô la rẻ đến đáng ngờ còn bị che cả ngày tháng và mã lô một cách đáng ngờ”, trước đây tôi từng hỏi một người phụ trách vận hành của GoPro rằng làm sao hàng nhái Trung Quốc trông như hàng thật 400 đô la lại có thể bán với giá 40 đô la
    Câu trả lời đúng theo nghĩa đen là họ kiếm chip từ bãi phế liệu. Ví dụ, họ mua cả lô chip nhớ không vượt qua kiểm định, có thể chỉ hoạt động trong một dải nhiệt độ nhất định
    Ông ấy nói các linh kiện khác cũng thường được chọn để khớp thông số theo kiểu hoạt động khoảng 6 tháng thay vì trung bình 6 năm. Vì họ biết phần lớn các sản phẩm “gadget” kiểu này chỉ được dùng một chút vào cuối tuần rồi cất vào tủ
    Với các dự án R&D kiểu này thì ổn, nhưng khi làm sản phẩm thương mại thì phải cẩn thận. Cũng có khía cạnh chính trị, và có thể hơi hoang tưởng, nhưng cũng đang có các dự luật nhằm ngăn dùng linh kiện silicon Trung Quốc trong sản phẩm dành cho một số thị trường nhất định

    • Nhiều công ty điện tử tiêu dùng Trung Quốc đơn giản là cũng không cộng biên lợi nhuận lớn vào sản phẩm
      Một ví dụ hay là bộ nguồn lab mini USB-C 100W AlienTek DP100 giá 45 đô la: https://www.youtube.com/watch?v=Pd6LG7iP2GQ
      Nếu một món tương tự gắn logo Digilent thì chắc sẽ khoảng 500 đô la
      Và GoPro chính hãng cũng có tỷ lệ hỏng cao hơn trung bình, gặp vấn đề tự quá nhiệt hoặc tắt ngẫu nhiên khi quay 4K

  • Thật sự quá ấn tượng
    Các bài cũ https://hforsten.com/radar-phase-measurements.html và https://hforsten.com/6-ghz-frequency-modulated-radar.html đã giúp tôi rất nhiều trong công việc với hệ thống sonar của mình
    Bài lần này cũng giải thích một chủ đề phức tạp rất tốt. Ví dụ về công việc liên quan có ở https://twitter.com/alextoussss/status/1756371553460121766

  • Một công trình rất đẹp. Henrik đã làm các dự án radar và thu thập dữ liệu RF ở mức độ hiếm khi thấy trong tài liệu công khai từ lâu, và chất lượng tài liệu hóa cũng rất cao

  • Công trình tuyệt vời. Hiếm khi thấy chiều sâu kỹ thuật như vậy trên toàn bộ stack, từ RF, phần cứng, firmware đến phần mềm
    Càng đọc bài càng thấy hay

  • Tôi tò mò vì sao lại đặt mặt phẳng mass ở lớp 2 và lớp 6 chứ không phải lớp 1 và lớp 6
    Với tư cách người không có kinh nghiệm thiết kế PCB tần số cao, tôi sẽ nghĩ dùng mass để tạo che chắn và đặt mặt phẳng nguồn ở lớp 3 hoặc 4. Chắc chắn có lý do tốt, nhưng tôi chưa thấy rõ

    • Trong PCB tốc độ cao, thường không dùng lớp trên cùng và dưới cùng làm mặt phẳng mass. Vì trên các lớp đó có linh kiện
      Bạn sẽ phải khoét mặt phẳng mass quanh mọi chip, còn tín hiệu tốc độ cao thì thật sự cần một mặt phẳng mass liên tục. Đặc biệt RF IC cần đường tới mass thật ngắn
      Để giảm tối đa khoảng cách giữa IC và mặt phẳng mass, lớp 2 là lớp tốt nhất
    • Tín hiệu tốc độ cao thường được đi dây ở lớp trên cùng và dưới cùng để tránh via gây bất khớp trở kháng. Dù back-drill thì chi phí cũng cao
      Để duy trì một trở kháng đặc tính nhất định, cần có một mặt phẳng (GND) ở khoảng cách nhất định so với đường mạch có bề rộng nhất định. Nếu không có mặt phẳng ở trên/dưới tín hiệu thì không thể tạo được giá trị trở kháng mong muốn
      Cũng có thể đổ đồng thêm ở lớp trên cùng và dưới cùng, nhưng chỉ ảnh hưởng chút ít đến trở kháng
    • Tôi không biết phần giải thích trong bài có đúng không
      Nhìn hình thì có vẻ tín hiệu nằm ở lớp 1 (đỏ), lớp 3 (cam), lớp 6 (xanh dương), mass ở lớp 2 (xanh lá) và lớp 5 (hồng), nguồn ở lớp 4 (xanh ngọc)
      So khớp một số via thì có vẻ chắc chắn lớp 2 và lớp 5 được nối với nhau
    • Tôi không phải người thiết kế, nhưng có vẻ mục đích là giảm tải điện dung giữa tín hiệu cao tần được uốn lượn để matching ở phía trên và phần đổ đồng bên dưới, đồng thời giúp mô hình hóa và lắp IC dễ hơn khi không có đổ đồng
      Có thể thấy quanh khu vực đó cũng không có đổ đồng. Thứ tự trong hình thì không chắc, thoạt nhìn như 123/654, nhưng có lẽ phần thân bài sai và là 123/456 với lớp 2 và lớp 4 là GND
      Các tín hiệu số tốc độ thấp bên trong có vẻ được kẹp giữa các mặt phẳng mass/nguồn, sửa lại là mass/mass; nếu tách khỏi PCB khác thì thường là nguồn nhiễu lớn nhất, nên đó có thể là lựa chọn tốt
      Mặt phẳng nguồn/mass nên nằm sát nhau. Ở tần số cỡ này, tụ bypass gần như không còn làm đúng vai trò nữa

  • Nhân nói về radar, giờ một radar dùng được chỉ còn 34 xu: https://www.aliexpress.com/item/1005006240906322.html
    Con chip đó vốn cũng không được thiết kế cho mục đích này, mà là tái sử dụng chip cảm biến PIR
    Phần cốt lõi của radar chỉ là một transistor đa GHz đơn lẻ ở giữa nửa bên trái PCB, cùng một mạch hồi tiếp rất thông minh làm bằng các hoa văn đồng mà hẳn đã có người thiết kế và tinh chỉnh trong nhiều năm
 
illuza 2024-04-06

Kỹ thuật điên rồ vượt xa sức tưởng tượng...

Quá gần với hình mẫu kỹ sư mà tôi từng mơ hồ hình dung.