Điốt antenna trong bộ xử lý Pentium
(righto.com)- Vùng silicon pha tạp hình chữ nhật trên die của Pentium gốc ra mắt năm 1993, trông như không liên quan đến mạch, thực ra là điốt antenna dùng để xả điện tích trên các đường dây dài trong quá trình chế tạo
- Lớp oxide cổng của CMOS chỉ dày vài trăm nguyên tử, nên điện tích tích tụ trên dây dẫn trong lúc khắc plasma có thể dẫn đến hư hại lớp oxide cổng
- Hiệu ứng antenna nguy hiểm hơn ở các bước trung gian của quá trình sản xuất so với trên con chip hoàn chỉnh, và điều kiện then chốt là đường dây kim loại dài chỉ nối tới cổng nhưng chưa có đường xả điện
- Pentium tránh vấn đề này bằng cách chia nhỏ dây dẫn, dùng lớp kim loại phía trên và chèn điốt, nhưng điốt tốn diện tích nên chỉ được đặt trên một số đường dây cần thiết
- Các mạch tích hợp hiện đại cũng kiểm tra dây kim loại, polysilicon và via bằng quy tắc antenna trong PDK; nếu vi phạm có thể dẫn đến hỏng chip và tỷ lệ thu hồi thấp
Kết nối đáng ngờ xuất hiện trên die Pentium
- Trên die silicon của Pentium, người ta phát hiện cấu trúc trong đó một đường dây kim loại nối với một vùng silicon pha tạp hình vuông nhỏ
- Vùng này tách rời khỏi phần còn lại của mạch nên mục đích ban đầu không rõ ràng, nhưng thực ra đó là điốt antenna dùng để ngăn hư hại trong quá trình chế tạo
- Intel đã phát hành bộ xử lý Pentium vào năm 1993, và Pentium gốc được phân tích ở đây có 3,1 triệu transistor
- Mẫu được đề cập là Pentium 80501, tên mã P5, sau đó được thay thế bằng 80502 (P54C) nhanh hơn và tiêu thụ ít điện năng hơn
Transistor CMOS và lớp oxide cổng mong manh
- Các bộ xử lý hiện đại được cấu thành từ mạch CMOS dùng hai loại transistor là NMOS và PMOS
- Transistor NMOS hoạt động như một công tắc giữa source và drain, còn gate điều khiển công tắc này
- Gate được làm bằng polysilicon, và giữa silicon với gate có một lớp oxide cách điện rất mỏng
- Vào năm 1993, độ dày lớp oxide cổng ở mức 100~300 Å, mỏng đến mức rất dễ hư hại do quá áp
- Đây cũng là lý do chip CMOS nhạy cảm với tĩnh điện, liên quan trực tiếp đến sự mong manh của lớp oxide này
Cấu trúc lớp và dây dẫn của Pentium
- Pentium có cấu trúc xếp chồng dây polysilicon và ba lớp dây kim loại lên trên các transistor silicon ở phía dưới
- Polysilicon được dùng để tạo gate transistor và cũng được dùng cho các kết nối khoảng cách ngắn
- Ba lớp kim loại dùng để kết nối nhiều mạch khác nhau bên trong chip
- Lớp kim loại phía dưới kết nối với silicon và polysilicon để hình thành các cổng logic
- Các lớp kim loại phía trên dùng cho các đường tín hiệu dài hơn
- Một lớp chủ yếu dành cho tín hiệu theo chiều ngang, lớp khác chủ yếu dành cho tín hiệu theo chiều dọc
- Kết nối giữa các lớp kim loại được đảm nhiệm bởi via tungsten
- Trong thiết kế chip, một bài toán quan trọng là routing: đưa tín hiệu đi qua nhiều lớp dây dẫn để bố trí mạch dày đặc nhất có thể
Khắc plasma và hiệu ứng antenna
- Trong chế tạo mạch tích hợp, mỗi lớp kim loại trước tiên được tạo đồng đều, sau đó chỉ giữ lại các mẫu dây dẫn mong muốn bằng quang khắc và khắc
- Ban đầu người ta dùng khắc ướt với axit lỏng, nhưng vì kim loại bên dưới mép mask cũng bị ăn mòn nên không phù hợp với mạch dày đặc
- Về sau khắc khô dùng plasma cho phép quá trình khắc được kiểm soát theo phương thẳng đứng tốt hơn
- Khắc plasma cũng gây ra hư hại lớp oxide do plasma cảm ứng, được gọi một cách ẩn dụ là hiệu ứng antenna
- Nếu một đường dây kim loại dài tích điện từ plasma, điện áp tạo ra có thể rất lớn
- Điện áp này có thể tạo lỗ thủng trong lớp oxide cổng
- Nó cũng có thể cấy điện tích vào trong lớp oxide, làm giảm hiệu năng transistor
- Cơ chế hư hại được giải thích bằng đường hầm Fowler-Nordheim, cũng chính là cơ chế được dùng trong thao tác xóa của bộ nhớ flash
Những đường dây nào là nguy hiểm
- Hiệu ứng antenna không xảy ra nguy hiểm với mọi dây dẫn, mà chỉ nguy hiểm trong các điều kiện nhất định khi chế tạo
- Phần nhạy cảm với điện áp cảm ứng là gate của transistor
- Vì lớp oxide mỏng bên dưới gate có thể bị hư hại
- Các dây nối tới source hoặc drain thì an toàn vì điện tích có thể thoát xuống đế
- Trên con chip hoàn chỉnh, mọi gate đều được nối với source hoặc drain của transistor khác nên rủi ro này biến mất
- Vấn đề phát sinh trong lúc chế tạo khi một đầu dây kim loại đã nối tới gate nhưng đầu kia vẫn chưa được nối xong
- Điện áp cảm ứng tỷ lệ với chiều dài dây kim loại, nên dây ngắn ít rủi ro hơn
- Chỉ lớp kim loại đang được khắc ở thời điểm đó mới nguy hiểm
- Các lớp bên dưới được cách điện bởi lớp oxide liên tầng dày nên không nhận điện tích
- Lớp kim loại trên cùng được xem là an toàn vì ở thời điểm đó các kết nối đã hoàn chỉnh
Cách tránh vấn đề antenna
- Có ba cách chính để giảm vấn đề antenna
- Có thể chia một đường dây dài thành nhiều đoạn ngắn rồi nối lại bằng jumper ở lớp kim loại cao hơn
- Có thể chuyển đường dây dài lên lớp kim loại trên cùng để loại bỏ vấn đề
- Có thể thêm điốt vào đường dây để điện tích thoát xuống đế, và đó chính là điốt antenna
- Khi chip hoạt động, điốt antenna ở trạng thái phân cực ngược nên không ảnh hưởng điện
- Trong quá trình chế tạo, nó cho phép điện tích chảy xuống đế trước khi sự cố xảy ra
Cấu trúc điốt antenna trên Pentium
- Trên Pentium, điốt antenna hiện ra trên die như một vùng vuông nhỏ bằng silicon pha tạp
- Về bề ngoài nó gần như giống hệt well tap, nên dễ gây nhầm lẫn
- Well tap là cấu trúc nối đế hoặc well với nguồn dương của chip
- Các transistor PMOS của Pentium được tạo trong well silicon loại N
- Well này phải được nâng lên điện áp dương của chip, nên có rất nhiều vùng vuông silicon pha tạp N+
- Điốt antenna cũng dùng silicon pha tạp N+, nhưng được đặt trong silicon loại P để tạo thành mối nối P-N và hoạt động như một điốt
- Pentium không gắn điốt cho toàn bộ mạch mà dùng phương pháp dynamic diode dropping, chỉ thêm điốt antenna khi cần thiết
- Người ta cũng quan sát thấy các trường hợp khi không có chỗ đặt điốt, đường dây mở rộng được dùng để nối tới một điốt ở vị trí xa hơn
Tần suất sử dụng trên Pentium và những câu hỏi còn lại
- Trên Pentium, điốt antenna chỉ được dùng cho một tỷ lệ nhỏ trong tổng số dây dẫn
- Vì điốt chiếm thêm diện tích die nên chỉ được đặt khi cần
- Có vẻ phần lớn các vấn đề antenna đã được giải quyết bằng routing
- Điốt antenna tương đối hiếm, nhưng vẫn lặp lại đủ để dễ nhận ra khi quan sát die
- Một số điốt antenna được nối trực tiếp từ lớp kim loại dưới M1 qua M2 tới đường dây M3 dài
- Người ta thường cho rằng routing ở lớp kim loại trên cùng sẽ ngăn vi phạm antenna
- Trong các trường hợp đó, tại thời điểm ấy kết nối source và drain dường như đã hoàn chỉnh nên điốt có vẻ thừa, để lại một vài câu hỏi chưa được giải đáp
Quy tắc antenna trong quy trình hiện đại
- Hiệu ứng antenna vẫn là vấn đề cần được tính đến trong các mạch tích hợp hiện đại
- Các foundry cung cấp quy tắc về kích thước dây antenna được phép trong từng quy trình chế tạo cụ thể như một phần của PDK (Process Design Kit)
- Phần mềm thiết kế sẽ kiểm tra vi phạm quy tắc antenna và nếu cần thì chỉnh lại routing hoặc chèn điốt
- Không chỉ dây kim loại mà polysilicon và via cũng có thể gây hư hại antenna, nên các lớp này cũng có quy tắc riêng
- Dây polysilicon thường bị giới hạn ở khoảng cách ngắn vì điện trở cao, nên vấn đề antenna tương đối ít gặp hơn
- Vi phạm quy tắc antenna có thể dẫn đến chip bị hỏng và tỷ lệ thu hồi cực thấp, nên đây không chỉ là một vấn đề lý thuyết đơn thuần
1 bình luận
Các ý kiến trên Hacker News
Tôi đã theo dõi cuộc thảo luận này từ khi Ken đăng nó vài ngày trước trên subreddit /r/chipdesign, và thật hay khi thấy trong luồng đó có ghi nguồn và liên kết hẳn hoi
Tôi là kỹ sư thiết kế vật lý, làm layout chip cho các khối standard cell gồm hàng tỷ phần tử bằng phần mềm Cadence và Synopsys; trong quy trình của chúng tôi, diode anten được tự động chèn vào mọi chân đầu vào của khối
Với dây nội bộ, các công cụ thường xử lý đủ tốt bằng cách ngắt/đổi qua lại giữa các lớp kim loại để tránh vấn đề anten
Một phần điện tích cũng phát sinh trong quy trình CMP; chip hiện đại có khoảng 20 lớp kim loại, nhiều lớp via giữa chúng và cả các lớp nền nơi có transistor thật, nên việc làm phẳng wafer trước khi tạo lớp kế tiếp là rất quan trọng
https://en.wikipedia.org/wiki/Chemical-mechanical_polishing
Tôi là tác giả bài viết. Tôi biết đây là một chủ đề rất lạ, nhưng hy vọng ai đó sẽ thấy thú vị. Nếu có câu hỏi thì hãy cho tôi biết
Những điều kiện phụ trực giao kiểu này, vốn khó thấy từ bên ngoài ngành, khiến mọi ngành công nghiệp khó hơn nhiều so với người ta tưởng
Nó làm tôi nhớ tới một dự án data warehouse nhỏ gần đây, lần đầu tiên tôi phải quan tâm không chỉ đến hiệu năng lý thuyết của truy vấn như có hay không có chỉ mục, mà cả những điều kiện hoàn toàn khác như thời gian ghi lại hàng terabyte dữ liệu trên đĩa trong tác vụ ETL ban đêm, hay tỷ lệ thay đổi của dữ liệu nguồn
Bài này cũng cho thấy một vấn đề tương tự mà chỉ chuyên gia trong ngành mới nhận ra: chỉ riêng tối ưu hóa việc đi dây kết nối về mặt logic đã khó, vậy mà đồng thời còn phải thỏa mãn cả các tối ưu hóa vật lý cạnh tranh với nó
Thứ hai, tôi cũng tò mò liệu về sau chip có dùng các diode này cho mục đích khác không. Chúng có được thiết kế để thực hiện chức năng thật nào đó ngoài việc chỉ bảo vệ trong sản xuất không?
Ví dụ nếu điện tích tích tụ, liệu chính sự tích tụ đó có thể được dùng như một kiểu liên lạc từ xa hay kênh truyền giữa các phần khác nhau của chip không? Khi diode xả điện, nó có thể hoạt động giống một dạng truyền thông tin nào đó không?
Tôi cũng tò mò liệu có thể có nhiều mục đích không: trong lúc sản xuất thì là cơ chế an toàn, còn sau khi sản xuất thì dùng làm cửa xả điện tích vì các lý do khác, chẳng hạn làm dao động vị trí tích tụ điện tích hoặc chủ động nạp điện
LED cũng đúng như tên gọi là một diode; liệu trong số này có ứng dụng kiểu truyền thông nhấp nháy, nơi điện tích sụp xuống phát ra ánh sáng rồi ánh sáng đó được thu để truyền dữ liệu không?
Ngoài ra, dù không đi sâu, tôi cũng nghĩ tới các ứng dụng như diode biến dung để điều chỉnh máy thu radio/TV, hay diode tunnel, diode Gunn, diode IMPATT để tạo dao động tần số vô tuyến
Tóm lại, tôi muốn biết ngoài vai trò cơ chế an toàn trong sản xuất thì chúng còn công dụng nào khác không
Thật tuyệt khi thấy phân tích die qua từng năm mở rộng sang các chip ngày càng phức tạp hơn; Pentium là một đối tượng đặc biệt hay vì nó đánh dấu bước ngoặt lớn của kiến trúc x86 dẫn tới các chip hiện đại ngày nay
Cứ mở liên kết righto là không bao giờ thấy chán
Đọc sách giáo khoa hay wiki là một chuyện, còn cắt silicon ra và chụp cận cảnh lại là chuyện hoàn toàn khác. Bài rất thú vị và diễn đạt cũng tốt
Câu “khi chip hoàn tất, mọi cổng transistor đều được nối với source hoặc drain của một transistor khác” khá thú vị. Ban đầu tôi thấy có vẻ sai, nhưng nghĩ lại thì có lẽ đúng
Tôi đã nghĩ tới các “chân thuần đầu vào”, và tự hỏi liệu những chân như vậy cũng có “điện trở” pull-up hoặc pull-down, và trên silicon thì thực chất nên xem chúng là thứ gì đó như diode hay FET không có gate không
Một sự thật thú vị về “anten” trong chế tạo chip: nó chẳng liên quan gì đến anten thật
Trong quá trình sản xuất, điện tích có thể tích tụ trên các đường dây dài, vì các hóa chất liên quan không trung hòa và tương tác với dây dẫn lộ ra
Điện tích đó cần có chỗ thoát để bảo vệ phần còn lại của mạch, và ở đây không có yếu tố tần số vô tuyến nào
Trong các công nghệ quy trình về sau, đặc biệt từ 28nm trở xuống, có rất nhiều quy tắc thiết kế để tránh hiệu ứng “anten”
Thật thú vị là ngay cả khi nghiên cứu công nghệ đã 31 năm tuổi, người ta vẫn ngạc nhiên trước độ phức tạp của nó
Hầu hết mọi người gần như không hình dung được đã có bao nhiêu nỗ lực trí tuệ được đổ vào trình độ công nghệ hiện tại
Thảo luận về cấu trúc mạch tích hợp dĩ nhiên rất thú vị, nhưng tôi muốn khen các ảnh mạch trên trang này và các trang khác cùng site
Chúng không chỉ giúp hiểu rõ hơn mà màu sắc còn thật sự tuyệt và dễ nhìn
Diode anten chỉ để giảm hư hại trong sản xuất, hay chúng cũng có ảnh hưởng khi vận hành trong môi trường nhiều nhiễu điện từ?
Ngược lại, diode ESD bảo vệ đầu vào khỏi phóng tĩnh điện trong lúc chip được sử dụng
Tuy nhiên khi tính toán timing thì các diode này cũng được tính đến
Đọc mà bật cười và nhớ lại nhiều kỷ niệm tốt. Tôi từng làm ở Intel trước và trong thời Pentium, và còn nhớ đã phải bỏ bao nhiêu công sức để sửa công cụ EDA cho xử lý được những thứ này
Tôi lên chuyến xe buýt Định luật Moore vào giai đoạn chuyển từ 180nm sang 130nm, rồi xuống xe khi chuyển từ 65nm sang 45nm, và tôi nghĩ mình đã làm đúng
Tôi không tưởng tượng nổi các công cụ EDA hiện nay phải gánh những gì
Hôm nay tôi vừa nhặt được một con Pentium-75 ở cơ sở tái chế địa phương, và thật tuyệt khi đúng lúc bài này nằm trên trang nhất. Con chip này là SX969
Thật sự rất hay khi có thể cầm con chip trong tay và tra ảnh die của Ken
Vỏ gốm của những con Pentium này cũng khá độc đáo; khi đặt CPU xuống bàn, nó phát ra âm thanh như đặt một mảnh kính xuống
Nếu muốn xem die bên trong, bạn có thể dễ dàng dùng đục để bật nắp package ra
Có công nghệ kiểu OCR nào có thể tự động đọc một con chip đã mở nắp và khôi phục logic không? Nếu phải xử lý tất cả những chi tiết kỳ quặc này thì có vẻ khá khó
Giờ cũng nên xem vì sao diode anten lại cần thiết trong công nghệ SOI
Khi đế không còn là nơi trú ẩn an toàn nữa, nhiều lớp oxide hơn rất nhiều có thể bị phơi ra trước điện áp vi sai lớn trong quá trình sản xuất