Đánh giá sai lầm của YC về LLM cho thiết kế chip

YC đang hiểu sai về LLM trong thiết kế chip

• Gần đây, trong một lời kêu gọi startup, YC đã đề xuất cách tận dụng LLM cho thiết kế chip. Tuy nhiên, đề xuất này dường như hiểu sai những thách thức cốt lõi của thiết kế chip. LLM đôi khi có thể viết mã Verilog, nhưng hiệu năng vẫn thấp hơn con người. Đặc biệt, LLM không thể thiết kế các kiến trúc chip mới, trong khi đây mới là động lực chính thúc đẩy cải thiện hiệu năng của các chip tăng tốc hiện đại.

Tổng hợp mức cao, một lần nữa

• Tổng hợp mức cao (HLS) bắt đầu từ năm 1998, khi Forte Design Systems phát triển một công cụ tên là Cynthesizer. Công cụ này có thể tự động chuyển đổi SystemC sang Verilog. Tuy nhiên, HLS đã không đạt được thành công lớn trong thiết kế chip. Xilinx (nay là AMD) từng ủng hộ HLS với mục tiêu tăng tốc FPGA, nhưng hiệu năng của các công cụ HLS vẫn còn hạn chế.

LLM có thể tạo ra bộ tăng tốc mới nào?

• Các công cụ HLS đã không thành công với những con chip giá trị cao, sản lượng lớn. LLM nhiều khả năng cũng sẽ đối mặt với thách thức tương tự. Tuy nhiên, LLM có thể giúp các kỹ sư không có chuyên môn về silicon tận dụng tăng tốc phần cứng. Ví dụ, đã có thành công trong việc tăng tốc FPGA cho các tác vụ genomics và CFD.

LLM có thể làm gì trong thiết kế chip

• LLM có thể giảm chi phí thiết kế chip, nhưng chủ yếu nhắm đến các thị trường giá trị thấp. Tuy vậy, LLM có thể hữu ích trong việc giải quyết tình trạng thiếu nhân lực kiểm chứng trong thiết kế chip. Số kỹ sư kiểm chứng cần thiết nhiều gấp đôi so với nhà thiết kế, nhưng hiện nay rất khó tìm được kỹ sư kiểm chứng giỏi. Nếu LLM có thể giúp quá trình kiểm chứng nhanh hơn và dễ hơn, điều đó có thể mang lại giá trị lớn cho các công ty bán dẫn.

• Cuối cùng, LLM sẽ khiến thiết kế chip trở nên rẻ hơn. Tuy nhiên, lợi ích này chủ yếu sẽ thuộc về các công ty bán dẫn lớn, các startup chip truyền thống và các startup phần mềm EDA bán công cụ dựa trên LLM. LLM sẽ không tạo ra những con chip tốt hơn gấp 100 lần hay giúp chinh phục những thị trường còn thiếu tăng tốc phần cứng.

[GN⁺]

Ý kiến Hacker News

• Có ý kiến cho rằng LLMs vẫn còn một chặng đường dài trong lĩnh vực EDA

  • LLMs hiểu sai các bài toán thiết kế mạch và cũng tính toán sai
  • Công cụ AI giúp hiểu mạch, nhưng vẫn bỏ sót một số chức năng
  • Cần có các công cụ chuyên biệt

• LLMs có thể hữu ích ở giai đoạn nảy ý tưởng và học tập

  • Việc dùng LLMs ở phần cốt lõi của các hệ thống phức tạp có thể gây ra vấn đề về độ tin cậy

• Ý kiến từ một người từng làm việc trong nhóm kiến trúc Qualcomm DSP

  • Rất nhiều thời gian trong thiết kế chip được dùng cho việc viết tài liệu và trả lời câu hỏi
  • LLMs có thể giúp thực hiện các công việc này nhanh hơn

• Nỗ lực cải thiện việc debug kiểm thử bằng AI agent tại Silogy

  • Phân tích mã và log, rồi cải thiện giả thuyết bằng cách phản ánh phản hồi của kỹ sư

• Có ý kiến cho rằng việc áp dụng LLMs vào thiết kế chip không hề dễ

  • Hiệu quả của LLMs bị hạn chế khi thị trường nhỏ hoặc con chip có tính quan trọng cao
  • Thiết kế chip, khác với phần mềm, là lĩnh vực mà hacker không thể dễ dàng tiếp cận

• Phản biện lại quan điểm cho rằng việc áp dụng AI vào thiết kế chip là phức tạp

  • Có kỳ vọng rằng hiệu năng của LLMs sẽ còn cải thiện trong tương lai
  • Nhắc đến các ví dụ về sự phát triển của LLMs trong lĩnh vực nghệ thuật số và âm nhạc

• Chỉ trích cách YC đầu tư vào AI

  • Có ý kiến cho rằng việc dùng LLMs cho thiết kế chip là không hợp lý về mặt kỹ thuật
  • Chỉ trích rằng mục tiêu của YC là tạo ra lợi nhuận hơn là đổi mới

• Có ý kiến cho rằng LLMs vẫn chưa sẵn sàng cho thiết kế ASIC

  • Chỉ ra sự kém hiệu quả của kiến trúc von Neumann và đề xuất một cách tiếp cận mới
  • Đề xuất một phương pháp có thể tăng tốc điện toán như một giải pháp tổng quát

• Ý kiến từ một người có 30 năm kinh nghiệm thiết kế chip

  • Có những nỗ lực tự động hóa luồng thiết kế bằng AI
  • Các công cụ tổng hợp mức cao hầu như không được dùng trong thiết kế chip thực tế