Bo mạch vi điều khiển mới giá $5 Raspberry Pi Pico 2, hiện đã mở bán

• Ra mắt Raspberry Pi Pico 2

  • Raspberry Pi Pico 2 được ra mắt dựa trên RP2350, vi điều khiển hiệu năng cao và bảo mật mới
  • Cung cấp tốc độ xung nhịp lõi cao hơn, bộ nhớ gấp đôi, lõi Arm mạnh hơn, các tính năng bảo mật mới và khả năng giao tiếp được nâng cấp
  • Duy trì khả năng tương thích phần cứng và phần mềm với dòng Pico hiện có, đồng thời cải thiện đáng kể hiệu năng và tính năng
  • Giá là $5

• RP2040: vi điều khiển dành cho kỹ sư

  • Tháng 1 năm 2021, Pico nguyên bản và vi điều khiển RP2040 được ra mắt
  • Trong 3 năm rưỡi, đã bán gần 4 triệu thiết bị Pico và Pico W
  • RP2040 được dùng trong nhiều bo mạch phát triển bên thứ ba và sản phẩm OEM
  • RP2040 cung cấp hai lõi 32-bit nhanh, nhiều RAM on-chip và giao tiếp linh hoạt
  • Có nhiều bản demo như bản port DOOM, bản port PalmOS và cartridge Commodore 64

• Giới thiệu RP2350

  • RP2350 có hai lõi Arm Cortex-M33 150MHz, 520KB SRAM on-chip và kiến trúc bảo mật toàn diện
  • Hỗ trợ signed boot, 8KB bộ nhớ OTP on-chip, bộ tăng tốc SHA-256 và TRNG phần cứng
  • Có bộ nguồn chuyển mạch on-chip và LDO dòng thấp
  • 12 máy trạng thái PIO được nâng cấp, thiết bị ngoại vi HSTX mới cho truyền dữ liệu tốc độ cao, hỗ trợ QSPI PSRAM bên ngoài
  • Có các tùy chọn đóng gói QFN60 7×7mm và QFN80 10×10mm
  • Giá cao hơn RP2040 một chút

• Cuộc chơi bo mạch

  • Pico 2 trang bị 4MB flash QSPI bên ngoài, mang lại dung lượng bộ nhớ gấp đôi so với Pico ban đầu
  • Pico 2 W với khả năng không dây cũng dự kiến ra mắt vào cuối năm nay

• Phần mềm và tài liệu

  • Cùng với việc ra mắt Pico 2 và RP2350, các bản Pico SDK, MicroPython và CircuitPython image đã được cập nhật cũng được cung cấp
  • Đang trong quá trình hỗ trợ ngôn ngữ Rust
  • RP2350 được chọn làm nền tảng phần cứng tham chiếu cho bản phát hành Trusted Firmware-M 2.1.0 LTS
  • Hợp tác với Google để hỗ trợ native Pigweed SDK trên Pico 2

• Mục tiêu bảo mật

  • Cốt lõi của mô hình bảo mật RP2350 là signed boot
  • Việc triển khai bảo mật khởi động của các nhà cung cấp khác thường dễ bị tổn thương trước các cuộc tấn công fault injection hiện đại
  • RP2350 sử dụng nhiều kỹ thuật, bao gồm bộ phát hiện glitch tốc độ cao bằng phần cứng và bộ đồng xử lý dự phòng đang chờ cấp bằng sáng chế
  • Hợp tác với NewAE và Hextree để kiểm toán kiến trúc bảo mật

• Đối tác

  • Hợp tác với 4D Systems, Adafruit, Bus Pirate, Cytron, Hellbender, Ignys, Invector Labs, Melopero, NewAE, Pimoroni, Seeed, Solder Party, SparkFun, Switch Science, ThisIsNotRocketScience, Tiny Circuits, Wiznet và nhiều bên khác để phát triển nhiều sản phẩm khác nhau

• Tính năng bổ sung

  • RP2350 bao gồm hai lõi Hazard3 RISC-V phần cứng mở, có thể được dùng thay cho lõi Cortex-M33 khi khởi động
  • Hazard3 là bộ xử lý pipeline 3 giai đoạn được tối ưu hóa cao, triển khai tập lệnh RV32I

• Ghi công

  • Việc phát triển Pico 2 và RP2350 là kết quả của nhiều năm nỗ lực và đã hoàn thành thành công nhờ sự hợp tác của nhiều đối tác và đội ngũ

Tóm tắt của GN⁺

• Raspberry Pi Pico 2 là bo mạch vi điều khiển mới với hiệu năng và bảo mật được cải thiện đáng kể
• RP2350 cung cấp lõi nhanh hơn, nhiều bộ nhớ hơn và các tính năng bảo mật được tăng cường
• Nhiều sản phẩm đang được phát triển cùng các đối tác khác nhau, đồng thời hỗ trợ cả lõi RISC-V
• Cốt lõi của mô hình bảo mật là signed boot, qua đó tăng cường bảo vệ mã
• Pico 2 tương thích với Pico hiện có và cũng sẽ có mẫu hỗ trợ không dây

[GN⁺]

Ý kiến trên Hacker News

• Luke cung cấp thêm bối cảnh về việc cùng đưa cả lõi Hazard3 và lõi M33 vào

  • Anh ấy lưu ý rằng không thể so sánh kích thước của hai lõi
  • Kích thước die cuối cùng rất có thể vẫn sẽ như vậy ngay cả khi loại bỏ Hazard3
  • Logic standard-cell có thể nén được, và các ràng buộc trong thiết kế pad ring khiến kích thước die bị làm tròn đôi chút
  • Họ đã tape-out với mức tận dụng standard-cell rất cao, và việc xóa lõi RISC-V có lẽ chỉ giúp giảm bớt một chút áp lực trong bố cục cuối cùng và STA

• Đặt câu hỏi vì sao vẫn còn dùng Micro USB

  • Hy vọng phiên bản tiếp theo sẽ dùng USB-C, ngay cả khi phải tăng thêm một chút chi phí

• Có vẻ như nó giải quyết mọi lời phàn nàn về RP2040

  • Có thể chọn Cortex-M33 hoặc RISC-V một cách minh bạch khi khởi động

• Hỏi có ai biết bo mạch all-in-one để quản lý pin cho thiết bị di động cỡ nhỏ hay không

  • Đã thử dùng ESP32 và ngạc nhiên khi trên AliExpress không có sẵn bo mạch hoàn chỉnh xử lý cả sạc pin qua USB lẫn cấp nguồn cho thiết bị cùng lúc
  • Muốn thêm LiPo vào thiết kế để nó hoạt động như điện thoại

• So với RP2040:

  • Gói lớn hơn (60 hoặc 80 chân)
  • Biến thể flash trong gói 2MB
  • Secure boot và encrypted boot
  • Hai ngữ cảnh thực thi bảo mật
  • Bộ tạo số ngẫu nhiên
  • Bộ tăng tốc SHA-256
  • 8kB OTP ROM (tách biệt với 32kB BOOTROM)
  • Bộ phát nối tiếp tốc độ cao HSTX 8 kênh
  • 30->48 GPIO (thêm 18 chân trên bản 80 chân)
  • 8->12 máy trạng thái PIO
  • 12->16 kênh DMA
  • RISC-V và ARM (có thể chọn lúc khởi động, thậm chí chọn riêng cho từng lõi)
  • Cortex-M0+->Cortex-M33 (không rõ trên thực tế điều đó có nghĩa gì)
  • Xung nhịp lõi 133->150 MHz

• Nhắc đến việc có hai lõi Cortex-M33 (4.09 CoreMark/MHz) và hai lõi RISC-V Hazard3 mã nguồn mở (3.81 CoreMark/MHz) là rất ngầu

• Có thể chạy DOOM

  • Đã xem những bản demo ấn tượng như bản port DOOM của Graham Sanderson

• Đã thấy mọi người bàn về các mẹo như write trap và emulation để làm cho RAM ngoài "chạy được" trên RP2040

  • Datasheet của RP2350 nói rõ giao diện bộ nhớ QSPI mới hỗ trợ ánh xạ bộ nhớ đọc/ghi
  • Tò mò không biết có thể chỉ việc cắm PSRAM vào hay không
  • Không phải chuyên gia phần cứng, nhưng rất tò mò hiệu năng sẽ cải thiện đến mức nào

• Ngạc nhiên khi con chip có bộ nguồn chuyển mạch on-chip

  • Đã từng tự ráp những thứ như vậy trên PCB, và chúng cần cuộn cảm cùng nhiều linh kiện thụ động hỗ trợ
  • Tò mò không hiểu bằng cách nào tất cả những thứ đó lại có thể nằm trong chip

• Cầu mong ADC sẽ được sửa

[bus710]

Nói thêm một chút về phần cuối…
Đặc biệt, khi bộ nhớ flash được áp dụng cho MCU, quản lý nguồn trên chip đã trở thành một yếu tố kỹ thuật còn quan trọng hơn. Nếu không quản lý nguồn tốt, các ô nhớ sẽ không được ghi đủ mức để duy trì retention của flash, nên tôi nhớ là khá nhiều hãng fabless đã phải vật lộn không ít vì chuyện này.
Thế nhưng sản phẩm mới này lại còn có hẳn bộ nguồn chuyển mạch on-chip, nên vừa thấy ấn tượng, vừa tò mò không biết họ đã xử lý nhiễu phát sinh ở đó như thế nào.

[bus710]

Chapless => fabless