Zero Asic - startup bán dẫn hiện thực hóa việc dân chủ hóa sản xuất chip

• Ra khỏi chế độ stealth và công bố quyền truy cập sớm vào nền tảng ChipMaker đầu tiên trên thế giới
  • 3D Chiplet Composability mở ra hàng chục tỷ sản phẩm silicon mới
  • Thiết kế chip dựa trên chiplet No-Code hoàn toàn tự động
  • Mô phỏng chip tương tác dựa trên RTL không cần cài đặt
  • Lộ trình cắt giảm chi phí phát triển chip xuống 100 lần
• Nền tảng ChipMaker
  • Chi phí thiết kế chip truyền thống vượt quá 100 triệu USD và cần một đội ngũ chuyên gia mất 2~3 năm từ ý tưởng đến sản xuất
  • Thiết kế dựa trên chiplet cung cấp một giải pháp mạnh mẽ cho bài toán thời gian và chi phí của ASIC tùy biến bằng cách ẩn toàn bộ độ phức tạp của thiết kế mạch bên trong các chiplet có thể tái sử dụng và đã được kiểm chứng
  • Tiến xa hơn danh mục chiplet bằng cách tạo ra một nền tảng cho phép thiết kế, xác minh và lắp ráp tự động hệ thống trong gói
  • Trong công cụ dựa trên web, có thể thử nghiệm nhanh chóng và chính xác thiết kế tùy chỉnh trước khi đặt hàng thiết bị thực bằng cách hiện thực mã nguồn RTL của từng chiplet trong SoC tùy chỉnh bằng FPGA đám mây
• eFabric Active Interposer
  • Các cách tiếp cận thiết kế chiplet 2D/2.5D hiện có về bản chất bị giới hạn về băng thông Shoreline, khoảng cách đi dây và tính linh hoạt
  • Để giải quyết các vấn đề này, công ty đã phát triển eFabric, một interposer 3D dạng lưới chủ động giúp cải thiện hiệu quả giao tiếp die-to-die và Composability
  • eFabric hỗ trợ tích hợp các khối xử lý cực kỳ quan trọng bằng chiplet eBrick gắn 3D và tích hợp chức năng IO ngoài package bằng chiplet ioBrick dựa trên UCIe gắn 2D
  • Kiến trúc eFabric mang lại mức hiệu năng và tính linh hoạt dựa trên chiplet chưa từng có:
    • Hàng chục tỷ tùy chọn lắp ráp hệ thống trong gói độc nhất
    • Băng thông chia đôi on-fabric 512Gb/s/mm
    • Băng thông chiplet 2D 128Gb/s/mm
    • Băng thông chiplet 3D 128Gb/s/mm2
    • Hiệu quả năng lượng liên kết 3D <0.1pJ/bit
• eBrick 3D Chiplets
  • Xây dựng đặc tả tiêu chuẩn chiplet 3D đầy đủ về điện và cơ khí để hiện thực hóa khả năng kết hợp chiplet plug-and-play
  • Hiệu quả của các tiêu chuẩn này được chứng minh qua thiết kế các chiplet tương thích liên vận hành 2mm x 2mm gọi là eBricks:
    • Bộ xử lý dual-issue bốn lõi RISC-V hỗ trợ Linux
    • FPGA nhúng 5K LUT
    • 3MB SRAM - bộ tăng tốc machine learning 3 TOPS
• Thị trường mục tiêu và khả dụng
  • ASIC chiplet có thể kết hợp của Zero ASIC đặc biệt phù hợp cho nhiều ứng dụng đòi hỏi cao về năng lượng và chuỗi cung ứng như robot, an toàn ô tô, hàng không vũ trụ và quốc phòng, truyền thông 5G/6G, kiểm thử và đo lường, vô tuyến định nghĩa bằng phần mềm, sản xuất thông minh, chẩn đoán y tế và điện toán hiệu năng cao
  • Nền tảng thiết kế và mô phỏng ChipMaker có thể được truy cập ngay tại zeroasic.com